栏目中列出了该库的大体元件的元件名，例如 and2(二输入端的与门)、xor(异
或门)、VCC(电源)、input(输入)和 output(输出)等。在元件选择对话框的符号
名“Symbol Name”栏目内直接输入 xor，或在“Symbol Files”栏目中，用鼠
标双击“xor”元件名，即可取得异或门的元件符号。用上述一样的方式也能够
取得其他元件符号。
（2）编辑半加器的原理图
半加器逻辑电路图如图 1 所示，它由 1 个异或门和 1 个与门组成，a、b 是
输入端，SO 是和输出端，CO 是向高位的进位输出端。
在元件选择对话框的符号名“ Symbol Name”栏目内直接输入 xor，或在
“Symbol Files”栏目中，用鼠标双击“xor”元件名，即可取得异或门的元件
符号。用上述一样的方式也能够取得与门及输入端和输出端的元件符号。用鼠标
双击输入或输出元件中原先的名称，使其变黑后就能够够进行名称修改，用这种
方式把两个输入端的名称别离更改成“a”和“b”，把两个输出端的名称别离更
改成“SO”和“CO”，然后依照图 1 所示的半加器逻辑电路的连接方式，用鼠标
将相应的输入端和输出端及电路内部连线连接好，并以“h_adder．gdf”(注意
后缀是．gdf)为文件名，存在自己成立的工程目录 d:\myeda\mygdf 内。进行存
盘操作时，系统在弹出的存盘操作对话框中，自动保留了上一次存盘时的文件名
和文件目录，不要随意单击“OK”按钮终止存盘，必然要填入正确的文件名并选
择正确的工程目录后，才能单击“OK”按钮存盘，这是上机实验时最容易忽略和
犯错的地址。
（3）编译设计图形文件
设计好的图形文件必然要通过 MAX+plus II 的编译。在 MAX+plus II 集成环
境下，执行“MAX+plus”菜单下的“Compiler”命令，在弹出的编译对话框中单
击“Start”按钮，即可对 h_adder．gdf 文件进行编译。
在 编 译 中 ， MAX+plus II 自动完成编译网表提取(Compiler Netlist
Extractor)、数据库成立(Database Builder)、逻辑综合(Logic Synthesizer)、
逻辑分割(Partitioner)、适配(Fitter)、延时网表提取(Timing SNF Extractor)
和编程文件汇编(Assembler)等操作，并检查设计文件是不是正确。存在错误的
设计文件是不能将编译进程进行到底的，现在运算机遇中断编译，并在编译
