1．前言
《数字电路与逻辑设计》是计算机科学系各专业的一门重要专业基础课程，提供认识、分
析、设计各种计算机及其应用系统必须具有的理论基础与硬件原理。而《数字电路与逻辑设计》
除了要掌握大量的理论知识、分析设计步骤与原理之外，还是一门实践性很强的课程。实践性
强体现在，一方面对课程所学知识而言，必须通过实验课程进行分析、验证，才能提升对电路
的原理与特性的理解与掌握；另一方面，数字电路课程的知识内容，能够解决实际的工程中所
遇到的分析、设计应用的问题，具有掌握好该课程内容就拥有能应用与实际工作的特性。
为此，我们在制定课程的教学计划时，根据各章节的需要安排了相当数量的实验内容。但
这些内容都是基于现成的功能比较简单集成电路来进行的，但我们平时所遇到的计算机硬件或
系统集成，牵涉到的都是数字系统的问题。所以如何将数字电路课程的各个章节的内容，贯穿
起来，形成系统的概念并且加以实践，对同学们的知识提升和能力都是个巨大的促进作用，这
就是开展本课程综合训练的目的和意义。而怎样才能将课程的前后内容贯穿起来，形成一个综
合的系统呢，数字电路的最新发展成果，可编程逻辑阵列芯片为我们解决这个提供了答案。本
指导书以复杂可编程逻辑阵列芯片（CPLD）EPM7128S、利用 Verilog HDL 硬件开发语言及
其仿真与 JTAG工具、借助 DP-MCU/CPLD 开发平台，进行数字系统的综合分析与设计训练。
该课程的核心问题有许多，包括逻辑函数及其表示、分立元件门电路到集成门电路、传递
延时与竞争冒险现象、三态门结构与总线思想、组合逻辑电路的分析与设计、触发记忆单元、
时序逻辑电路的分析与设计、存储器与可编程逻辑阵列芯片技术、A/D 与 D/A 电路等，其中，
除了 A/D 与 D/A 电路外，其它的所有核心内容，都可以借助可编程逻辑阵列芯片技术把这条核
心主线贯穿起来，从而将器件和系统统一起来，这就是选择CPLD 的应用开发做为综合训练的
原因。
数字化时代是数字集成电路广泛应用为前提的。数字集成电路本身在不断地进行更新换代。
它由早期的电子管、晶体管、小中规模集成电路、发展到超大规模集成电路(VLSIC，几万门以
上)以及许多具有特定功能的专用集成电路。但是，随着微电子技术的发展，设计与制造集成电
路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路
(ASIC)芯片，而且希望 ASIC 的设计周期尽可能短，最好是在实验室里就能设计出合适的 ASIC
芯片，并且立即投入实际应用之中，因而出现了现场可编程逻辑器件(FPLD)，其中应用最广泛
的当属现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。
