dds波形发生器（基于FPGA）
基于FPGA的dds波形发生器 利用FPGA+DAC，设计一个DDS信号发生器。 要求：1. 分辨率优于0.1HZ 2. ROM长度8位、位宽8位 3. 输出频率：10HZ~60KHZ（每周期>=50个点） 4. 显示信号频率（16进制显示，低频时至少含一位小数） 5. 直接输入频率控制字
3
407
102KB
2014-05-02
18
