按键加减程序—fpga

preview
共1个文件
v：1个
按键加减，FPGA
star 4星 · 超过85%的资源 需积分: 46 64 下载量 75 浏览量 2010-09-29 12:41:40 上传 评论 3 收藏 711B ZIP 举报
yang2005micro
  • 粉丝: 0
  • 资源: 7
上传资源 快速赚钱
voice
center-task 前往需求广场，查看用户热搜

相关推荐

txt

按键程序加减

是一个非常好的程序，思路清晰，模块化，是一个很好的源代码，汇编
rar

jisuanqi.rar_FPGA按键加减

fpga开发板实现按键两位数加减乘除运算。通过数码管显示
zip

基于FPGA的加减法

设计带借位、进位的4位二进制减法、加法器，分别赋给A和B固定的值，然后进行加减法运算，得到正确的结果。
star 5星 · 资源好评率100%
application/x-rar

FPGA 8位单排 按键 键盘 VHDL 程序

FPGA 8位单排 按键 键盘 VHDL 程序 ，内附消抖程序，已通过q2综合，可直接使用，基于cylcone
star 4星 · 用户满意度95%
doc

按键控制数码管加减程序

利用单片机来实现按键控制数码管加减程序。！
pdf

基于FPGA的可键盘控制计数电路的设计与实现

介绍一种基于FPGA（Field Programmable Gate Array）现场可编程门阵列的可键盘控制的计数，显示电路的实现方法。应用VHDL语言（高速集成电路硬件描述语言）完成了3×4矩阵开关的扫描电路，可预置数的BCD码计数电路及4位数码管动态扫描电路的描述。通过原理图输入方式完成了系统功能的设计。电路结构简单，便于扩展，可靠性高，且可移植性强，容易实现。该电路已成功应用于测试某脉冲电
rar

按键计数器+按键去抖（Verilog HDL）

基于Quartus13.0的EDA实验程序， 1. 设计一个10进制计数器，用七段数码管显示计数器的数值， 以开发板上1个按键作为计数器的时钟输入，按键每按动 一次，相当于产生“一个时钟脉冲”，观察开关抖动情况。 2. 设计一个去抖电路，按键信号经去抖以后再作为计数器的 时钟输入，观察去抖效果。
star 5星 · 资源好评率100%
rar

单片机按键实现数码管加减

通过视觉暂留效果实现数码管的加减，通过按键进行加减，以及实现选中数码管进行加减。
star 5星 · 资源好评率100%
txt

verilog计数器

最简单的入门级verilog程序 计数器的写法有很多 这只是其中的一种 领会思想即可自己编写
rar

用计数器中断实现100以内的按键计数.rar

源代码+仿真+电路图
star 5星 · 资源好评率100%
doc

按键计数器的程序

自己整理的程序奥，按键计数器的程序，已经被验证了可以运行的
zip

FPGA按键数码管显示

开放板为FPGA板，开发软件为quartus 8.0，软件语言为C语言。主要功能为通过3*3按键输入，在多位数码管上显示0000~9999区间的任一数值。
v

利用FPGA完成按键消抖程序

本程序是利用FPGA来实现按键消抖，程序已在电路板上验证
vhd

FPGA按键消抖程序

基于VHDL的按键消抖程序，已经经过验证，可以放心使用。另外在我的博客《FPGA按键消抖（附带程序）》中也对该程序进行了说明。
v

按键控制 verilog程序 钢琴演奏 fpga

钢琴演奏 fpga 按键控制 verilog程序，已验证，代码简单易懂，适合verilog验证学习。
rar

Verilog HDL编写的FPGA 按键与LED代码

Verilog HDL编写的FPGA 按键与LED代码，实测通过
kz

VHDL语言显示按键的次数

用vhdl语言在7位的数码管上显示按键的次数
v

按键计数器+按键去抖（Verilog HDL）.v

本例程用Verilog HDL实现了按键计数器的功能并进行了按键消抖，打开后将代码复制到您的例程中即可使用
rar

两位数码管可用按键切换个十位，进行加减

两位数码管可用按键切换个十位，进行加减，已测试过，可用
C

按键控制数码管加减

按键控制，数码管加减显示！
pdf

FPGA按键消斗verilog

FPGA中的按键消抖verilog程序 很好的学习资料，你值得学习，verilog HDL
star 5星 · 资源好评率100%
pdf

Xilinx FPGA之基于按键调整和数码管显示的DA输出实例

1 AD芯片接口概述 2 功能简介 3 模块划分 4 板级调试
v

旋转编码器，verilog，控制数码管加减

旋转编码器，verilog，控制数码管加减，在板卡上已经实现过
zip

用verilog语言编写的数码管程序

让四个数码管同时显示，数码管循环显示从0变化到F
v

verilog实现八位数码管显示

verilog 实现八位数码管显示，该模块输入BCD码，就可以显示
rar

51单片机按键控制数码管增减

两位数码管采用十进制，最大显示值是99，最小显示值是00， 按下S1后，数码管的数值自动增1；（00—99） 按下S2后，数码管的数值自动减1；（99—00） 按下S3时，数码管停止递增或递减，并显示当时的数值； 数码管数值自动增、减时间间隔T 0.5S<T<1S。
star 5星 · 资源好评率100%
rar

verilog实现利用按钮控制个位，十位，百位，千位的累加

verilog实现通过四个按钮控制四个数码管，实现个位，十位，百位，千位的累加
v

FPGA数字时钟计数器 Verilog实现

FPGA基于Verilog语言的普通数字时钟计数器代码
zip

VERILOG入门实验四 基于FPGA的键盘控制七段数码管+蜂鸣器实验指导

VERILOG入门实验四 基于FPGA的键盘控制七段数码管+蜂鸣器实验指导，FPGA初学者必下
v

FPＧＡ计数器用两个数码管得实现

本文件是可在ｑｕａｒｔｅｓ２上可应用经过仿真的文件
star 3星 · 编辑精心推荐