ALU Verilog计组实验文件

preview
Verilog
star 5星 · 超过95%的资源 需积分: 22 24 下载量 176 浏览量 2020-04-13 16:13:31 上传 评论 2 收藏 67KB ZIP 举报
Mei_0301
  • 粉丝: 4
  • 资源: 14
上传资源 快速赚钱
voice
center-task 前往需求广场，查看用户热搜

相关推荐

zip

alu_16种算术运算_16种逻辑运算_行为级alu实验_啥叫行为级Alu_alu_

行为级建模，实现16种逻辑运算和算术运算功能
star 5星 · 资源好评率100%
doc

杭电计组实验3多功能ALU设计实验

杭电计组实验3多功能ALU设计实验
star 5星 · 资源好评率100%
rar

用Verilog 语言实现alu的设计.rar

用Verilog 语言实现alu的设计 用Verilog 语言实现alu的设计
application/msword

计组实验 alu设计

给出了简单的alu的设计方法和实现过程，实验过程比较详细
star 4星 · 用户满意度95%
xise

计算机组成原理ALU Verilog ise文件

这是计算机组成原理中ALU的程序代码，用Verilog语言，ISE运行的。
v

用Verilog 语言实现alu的设计

Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公
zip

北航计组代码（三）p4--Verilog单周期

北航计组实验p4代码--Verilog单周期处理器 支持40种指令
text/x-c

Verilog编写的32位ALU（运算器）

用Verilog编写的32位ALU（运算器），具有与、或逻辑运算；加、减算术运算；小于置一，零检测，以及溢出检测等功能。其中加法运算是采用了快速进位链
star 4星 · 用户满意度95%
pdf

Verilog测试模块的编写

介绍如何编写较复杂的测试文件，对所做的设计进行完整的测试和验证，掌握组织模块测试的常用方法；学会编写常用的测试代码。
star 4星 · 用户满意度95%
application/x-rar

8位ALU运算器（VHDL语言）

（1）按照实验要求设计简单ALU，能执行8种操作，分别为： 1）加、减、增1、减1等4种8位算术运算； 2）与、或、非、异或等4种8位逻辑运算。 实现上，可以用一位M 作为进行算术运算或逻辑运算的控制位，M=0 时进行算术运算，M=1 时进行逻辑运算。另外用2位来表示4种操作。 （2）实现一些基本的PSW标志位： 1）进位/借位的输出标志位C； 2) 运算结果为零的输出标志位Z； 3) 运算结果
star 4星 · 用户满意度95%
rar

ALU.rar_Verilog ALU 设计_alu_alu vhdl_verilog alu_vhdl控制器实验

ALU 与ALU控制器 实验 VHDL Verilog 语言设计
zip

计算机组成原理实验使用 Verilog 完成 ALU的16 位加、减、与、或以及移位运算源代码+实验报告

1. 使用 Verilog 完成 ALU 的设计,并编写测试仿真文件验证其正确性。要求： ALU 支持 16 位的加、减、与、或以及移位运算。 2. 使用 Verilog 完成通用寄存器堆的设计，并编写测试仿真文件验证其正确性。要求 寄存器堆包含 8 个 16 位的寄存器； 寄存器堆有两个读端口和一个写端口
application/x-rar

计组实验（ALU的设计）

计组实验---ALU的设计，不介意的话参考一下！！！
txt

【计组实验】P4 Verilog多周期处理器微系统 MIPS指令集-附件资源

【计组实验】P4 Verilog多周期处理器微系统 MIPS指令集-附件资源
zip

verilog编写的ALU

verilog编写，八位ALU，加减与或比较 (verilog prepared eight ALU, subtract, or compare with)
zip

数字逻辑 ALU模块实现及测试文件

包含alu.v 及 alu_tb.v
star 5星 · 资源好评率100%
docx

alu实验代码

实验ALU设计的代码文件 仅供参考 计算机组成原理 实验 一
v

verilog中用函数写alu

verilog hdl中，用函数写alu算术逻辑单元，输入ab分别为三位，能执行四种运算
rar

ALU verliog代码

这是使用verilog编写的ALU的代码
rar

北航计组P1-Verilog简单部件与状态机

Verilog 实现 Splitter、 ALU、EXT、格雷码计数器、表达式状态机
zip

VERILOG实现的4位 ALU 模块实现 5种运算

VERILOG实现的4位 ALU 模块实现 5种运算 加减 与或非
star 4星 · 用户满意度95%
zip

计算机组成原理——多功能ALU设计实验

计算机组成原理上机报告，用Verilog语言实现多功能运算器ALU的设计实验，仿真波形并书写实验报告。编程环境：Vivado HSL，设计语言：Verilog HDL。文档排版：LaTeX。内附实现代码，仿真波形截图，完整文档TeX源文件和学校Logo等，可参考与修改，请勿传播。
zip

算术逻辑单元ALU的VHDL代码

完整的算术逻辑单元（ALU）的 VHDL 代码! 包含其testbench代码！
star 3星 · 编辑精心推荐
application/x-rar

16bitALU-verilog

一个16位ALU设计，该ALU主要能实现算术运算(加、减、带进位加、带进位减、加1、减1、传输)、逻辑运算(与、或、非、异或、同或、逻辑左移、逻辑右移操作)。
star 5星 · 资源好评率100%
rar

LCD1602屏显示实验cyclone2 FPGA实验Verilog源码Quartus9.0工程文件.rar

LCD1602屏显示实验cyclone2 FPGA实验Verilog源码Quartus9.0工程文件： module LCD1602 ( //Input ports. SYSCLK, RST_B, //Output ports. LCD_EN, LCD_RS, LCD_WR, LCD_DATA ); //==================================
zip

计组实验 ALU（32位算术逻辑运算器）

计组实验 ALU（32位算术逻辑运算器）
7z

Verilog 实现一位ALU 和 两位ALU（带项目文件和代码）

资源先实现一位ALU单元，有多种功能 两位的ALU通过级联两个一位ALU实现，当然也可以自己多连几个 里面有代码和报告，总体来说不复杂 这是课程的小作业，本人还在学习Verilog，代码可能不是很好看，大家可以自己改进
txt

【计组实验】P3 Verilog多周期处理器开发 MIPS指令集-附件资源

【计组实验】P3 Verilog多周期处理器开发 MIPS指令集-附件资源