http://www.china-pub.com/204234#ml
锁相环设计、仿真与应用(第5版)
基本信息
* 作者： (美)Roland E.Best
* 译者： 李永明[同译者作品]
* 丛书名： 国外大学优秀教材--微电子类系列(翻译版)
* 出版社：清华大学出版社
* ISBN：9787302128823
* 上架时间：2007-4-19
* 出版日期：2007 年4月
* 开本：16开
* 页码：353
* 版次：5-1
* 所属分类： 工业技术 > 机械/仪表 >
综合
教材 > 研究生/本科/专科教材 > 工学 >
电工电子
教材 > 教材汇编分册 >
高等理工
本版教材征订号：0044092778-8
*
适用专业：
计算机与电子信息
*
适用分级：
本科
快速导航
* 内容简介
* 目录
* 前言
* 评论交流
内容简介回到顶部↑
第1章是简短的引言，介绍锁相环领域的情况。第2章安排涉及混合信号锁相环的理论，设计和混合信号PLL的应用。讨论了不同类型的鉴相器（线性的和数字的），具有电荷泵输出的鉴频鉴相器、环路滤波器(无源和有源)以及压控振荡器。给出了典型混合信号锁相环的应用，例如重定时和时钟恢复，控制马达速度等。
因为频率综合器是DPLL数字锁相环最重要的应用之一，所以单立第3章深入讨论数字锁相环频率综合器。因为相位抖动和寄生边带是频率综合器最烦人的现象，我们给出了不同的解决这些问题的方法，即抗齿隙式电路和高阶环路滤波器。此外，还分析了整数N和分数N两类综合器并说明后者可以非常快地捕获锁定，其特点是在跳频(扩频)应用中具有很大的好处；最新一代的移动电话中，扩频技术将越来越重要。接着说明了简单的频率综合器可以单环实现，而高性能系统中必须使用多环结构。
因为在许多综合器应用中必须采用高阶系统（滤波器），第4章讨论了这样系统的设计，例如高达五阶的锁相环。在高阶环路的设计中，安排极点和零点的位置会是一项困难的工作，利用作者开发的新方法，基于波特图，可以非常容易地进行高阶环路设计。同时，利用作者开发的程序（在随书附有的CDROM中）可以轻松实现系统。该程序可以自动设计和分析高达五阶的锁相环路。该主题在第5章讨论，其中还包括了许多设计例子。在综合一个锁相环电路时，这个程序可以用于模拟系统的动态性能，即锁定和失锁过程。为了研究锁相环在噪声情况下的性能（这在实际中是一般设定情况），用户可以添加任意水平的窄带或宽带噪声。最终，程序显示综合的锁相环波特图和环路滤波器电路图，包括元件值。
第6章阐述全数字锁相环ADPLL的理论、设计和应用，这类PLL引入时间比前面介绍的要晚一些。这几种锁相环中，LPLL与DPLL是连续时间系统，而ADPLL是离散时间器件，所以，会表现出相对较大的波纹（相位抖动）。因此，ADPLL的应用局限在可容忍波纹的情况下，如频移键控（FSK）解码器和类似设备。第7章描述了ADPLL计算机辅助设计和仿真,使用前面讲述过的计算机程序。
因为近年来微控制器和数字信号处理器的速度显著提高，现在许多PLL应用都可以用软件实现。第8章讨论了锁相环领域中软件和硬件折中的考虑，描述了一些可以实现软件PLL（SPLL）的软件算法。
第9章综述通信领域中PLL的应用。包括大多数重要的数字调制方案,例如BSK,QPSK,FSK以及QAM,并且描述了一些专用的PLL电路用于载波和符号同步（如，Costas环，早迟门,积分和复位转移电路），以及采取措施防止符号间干扰(intersymbol interference，ISI)，例如平方根升余弦滤波器。本章的其他主题中也说明了在不增加系统带宽的情况下，如何增加数字通信的符号速率。
第10章列出了当前可以使用的PLL集成电路，它们来自美国、欧洲和日本的制造厂家，包括简短的电路说明。列表中包括单片上完整的PLL系统，锁相环的部分电路模块，如鉴相器和VCO压控振荡器，以及类似锁相环频率综合器的复杂系统或收音机、电视机芯片；还包括单、双模预分频器。
最后，第11章说明使用常规实验室仪器，如示波器、信号发生器等，以及如何测量锁相环的参数。
三个附录提供了所选主题的附加信息。附录A为捕获过程分析推导，以满足对数学方法感兴趣的读者。附录B是在这本书中经常使用的初等拉普拉斯变换。附录 C是对数字滤波器的综述，在高复杂度的PLL系统中它变得越来越重要。
目录回到顶部↑
第1章 锁相环简介
1.1 锁相环工作原理
1.2 PLL的分类
第2章 混合信号锁相环
2.1 混合信号锁相环框图
2.2 相位信号注解
2.3 混合信号锁相环的组成模块
2.3.1 鉴相器
2.3.2 环路滤波器（一阶）
2.3.3 受控振荡器
2.3.4 分频器
2.4 锁定状态下的锁相环性能
2.4.1 锁定状态的数学模型
2.4.2 传输函数定义
2.4.3 锁定状态下锁相环的瞬态响应
2.4.4 锁相环稳态误差
2.5 锁相环系统的阶次
2.5.1 极点数
2.5.2 特殊情况：一阶锁相环
2.6 未锁定状态下的锁相环性能
. 2.6.1 未锁定状态的数学模型
2.6.2 锁相环的关键参数
2.7 带有电荷泵输出的鉴相器
2.8 在噪声情况下的PLL性能
2.8.1 PLL里的噪声源和噪声类型
2.8.2 噪声参数定义
2.8.3 噪声对PLL性能的影响
2.8.4 带有噪声的信号捕捉技术
2.9 混合信号PLL的设计流程
2.10 混合信号PLL的应用
2.10.1 重定时和时钟信号恢复
2.10.2 马达速度控制
第3章 锁相频率综合器
3.1 无线和射频应用领域中的频率综合器
3.2 锁相环频率综合器基础
3.2.1 整数N频率综合器
3.2.2 示例研究：设计整数N PLL频率综合器
3.2.3 分数N频率综合器
3.3 单环和多环频率综合器
3.4 频率综合器噪声
3.4.1 参考振荡器的相位抖动θn，ref
3.4.2 VCO的相位抖动θn，VCO
3.4.3 鉴相器产生的参考馈通
第4章 高阶环路
4.1 高阶环路的起因
4.2 高阶环路的稳定度分析
4.3 三阶PLL的设计
4.3.1 无源超前—滞后滤波器
4.3.2 有源超前—滞后滤波器
4.3.3 有源比例积分环路滤波器
4.4 四阶PLL的设计
4.4.1 有源超前—滞后环路滤波器
4.4.2 有源比例积分环路滤波器
4.5 五阶PLL的设计
4.5.1 有源超前—滞后环路滤波器
4.5.2 有源比例积分环路滤波器
4.6 高阶PLL的关键参数
4.7 带电荷泵输出的鉴相器的环路滤波器
4.7.1 二阶PLL中的环路滤波器
4.7.2 三阶PLL中的环路滤波器
……
第5章 混合信号PLL的计算机辅助设计和仿真
第6章 全数字PLL（ADPLL）
第7章 ADPLL的计算机辅助设计和仿真
第8章 软件PLL（SPLL）
第9章 通信中的锁相环（PLL）
第10章 商用PLL集成电路技术现状
第11章 PLL参数的测量
附录A 捕捉过程（The Pull-in Process）
附录B 拉普拉斯变换
附录C 数字滤波器基础
参考文献
索引
↑折 叠
前言回到顶部↑
锁相环历来是线性电路。第一个锁相环是用分立元件实现的，大约在1965年锁相环成为可以使用的集成电路。这些集成锁相环中的第一个是线性器件 (LPLL)，基于半导体技术，类似那个时代的运算放大器。几年后(大约1970年)，有了第一个可以使用的数字锁相环(DPLL)。但我们观察它们的电路时，可以知道，仅仅鉴相器是逻辑电路，而其余部分(压控振荡器VCO，环路滤波器)仍然是模拟电路，因此这些锁相环是混合系统。在这本新版本的书中，我们把LPLL和DPLI。两个类型结合成一类，称之为“混合信号锁相环”。于是，现在两种可以使用统一的理论阐述，大大地简化了分析。.
第1章是简短的引言，介绍锁相环领域的情况。第2章安排涉及混合信号锁相环的理论，设计和混合信号PLL的应用。讨论了不同类型的鉴相器(线性的和数字的)，具有电荷泵输出的鉴频鉴相器、环路滤波器(无源和有源)以及压控振荡器。给出了典型混合信号锁相环的应用，例如重定时和时钟恢复，控制马达速度等。
因为频率综合器是DPLI，数字锁相环最重要的应用之一，所以单立第3章深入讨论数字锁相环频率综合器。因为相位抖动和寄生边带是频率综合器最烦人的现象，我们给出了不同的解决这些问题的方法，即抗齿隙式电路和高阶环路滤波器。此外，还分析了整数N和分数N两类综合器并说明后者可以非常快地捕获锁定，其特点是在跳频(扩频)应用中具有很大的好处；最新一代的移动电话中，扩频技术将越来越重要。接着说明了简单的频率综合器可以单环实现，而高性能系统中必须使用多环结构。..
因为在许多综合器应用中必须采用高阶系统(滤波器)，第4章讨论了这样系统的设计，例如高达五阶的锁相环。在高阶环路的设计中，安排极点和零点的位置会是一项困难的工作，利用作者开发的新方法，基于波特图，可以非常容易地进行高阶环路设计。同时，利用作者开发的程序(在随书附有的CD—ROM中)可以轻松实现系统。该程序可以自动设计和分析高达五阶的锁相环路。该主题在第5章讨论，其中还包括了许多设计例子。在综合一个锁相环电路时，这个程序可以用于模拟系统的动态性能，即锁定和失锁过程。为了研究锁相环在噪声情况下的性能(这在实际中是一般设定情况)，用户可以添加任意水平的窄带或宽带噪声。最终，程序显示综合的锁相环波特图和环路滤波器电路图，包括元件值。
第6章阐述全数字锁相环ADPLL的理论、设计和应用，这类PLL引入时间比前面介绍的要晚一些。这几种锁相环中，LPLL与DPLL是连续时间系统，而 ADPLL是离散时间器件，所以，会表现出相对较大的波纹(相位抖动)。因此，ADPLI。的应用局限在可容忍波纹的情况下，如频移键控(FSK)解码器和类似设备。第7章描述了ADPLL计算机辅助设计和仿真，使用前面讲述过的计算机程序。
因为近年来微控制器和数字信号处理器的速度显著提高，现在许多PLL应用都可以用软件实现。第8章讨论了锁相环领域中软件和硬件折中的考虑，描述了一些可以实现软件PLL(SPLL)的软件算法。
第9章综述通信领域中PLL的应用。包括大多数重要的数字调制方案，例如BSK，QPSK，FSK以及QAM，并且描述了一些专用的PLL电路用于载波和符号同步(如，Costas环，早—迟门，积分和复位转移电路)，以及采取措施防止符号间干扰(intersymbol interfer—ence，ISI，例如平方根升余弦滤波器。本章的其他主题中也说明了在不增加系统带宽的情况下，如何增加数字通信的符号速率。
第10章列出了当前可以使用的PLL集成电路，它们来自美国、欧洲和日本的制造厂家，包括简短的电路说明。列表中包括单片上完整的PLL系统，锁相环的部分电路模块，如鉴相器和VCO压控振荡器，以及类似锁相环频率综合器的复杂系统或收音机、电视机芯片；还包括单、双模预分频器。
最后，第11章说明使用常规实验室仪器，如示波器、信号发生器等，以及如何测量锁相环的参数。
三个附录提供了所选主题的附加信息。附录A为捕获过程分析推导，以满足对数学方法感兴趣的读者。附录B是在这本书中经常使用的初等拉普拉斯变换。附录C是对数字滤波器的综述，在高复杂度的PLL系统中它变得越来越重要。
Roland Best...
- 1
- 2
前往页