显然下载没有成功. 所用的芯片是:Xilinx Spartan2 XC2S50TQ144. 怎么解决?
答:This is a security feature. By disabling readback, the configuration data cannot be read back
from the FPGA. This prevents others from pirating your intellectual properties. You can enable
or disable this feature during bitstream generation.
The proper way to determine if the configuration is finished without error is to check the
status of the DONE pin on the FPGA. DONE pin should goes high if the bitstream is received
correctly. Also, since you are using JTAG configuration, please make sure you have selected
JTAG clock (not CClk) as your Startup clock during bitstream generation. (参考译文:这是保
密功能. 通过禁用回读, 配置数据不能从 FPGA 回读. 这可以防止其他人盗用你的成果. 在生
成位元流过程中, 可以启用或禁用这个功能.
确定配置是否准确无误地完成, 适合的方法就是检查 FPGA 上 DONE 引脚的状态. 如果
正确地接收了位元流, 则 DONE 引脚将会升高. 而且, 既然使用 JFAG 配置, 就要确保在生成
位元流过程中, 已经将 JGAG 时钟(而不是 CClk)选作了 Startup 时钟. )
12. Xilinx Virtex 架构中每个对照表(LUT)都能够设置成为具有可编程深度(最多为 16)
的移位寄存器. 可否理解为, 在写设计的时候如果设计了一个深度不大于 16 位的移位寄
存器, ISE 综合时就会用一个 LUT 来替代它?
答 : Most synthesis tools (e. g. Synplify Pro, Xilinx XST) are able to infer LUT based shift
register (SRL16E) from your source code. Even for depth greater than 16, the tool is smart
enough to infer multiple SRL16E to realize the shift register. Another way to utilize this feature is
to instantiate an SRL16E in the source code. You can refer to the Library Guide in the Xilinx ISE
software package for more details. (参考译文:大多数综合工具, 例如 Synplify Pro 和 Xilinx
XST, 都能根据源代码中的移位寄存器 SRL16E 来推断 LUT. 即使是深度大于 16 的情况, 此
类工具也能够推断出多 SRL16E, 从而实现移位寄存器. 利用此功能的另一种途径是在原代
码中例示一个 SRL16E. 详细说明可以参考 Xilinx ISE 软件包中的库指南. )
13. LUT 是实现组合逻辑的 SRAM, 怎样实现一个时序的移位寄存器, 是不是必须加一
个触发器来配合 LUT?
答 : The LUTs in Xilinx Virtex architecture are not simply combinational logic. When it is
configured as 16x1 RAM, the write operation is synchronous. When it is configured as shift
register, there is no need to consume any flip-flop resource. In fact the internal circuitry of a
Virtex LUT is more complicated than what it looks like. (参考译文:Xilinx Virtex 结构中的
LUT 不是简单的组合逻辑。当它被配置为 16x1 RAM 时,写操作是同步的。当它被配置为
移位寄存器时,则无需消耗任何 flip-flop 资源。事实上 Virtex LUT 的内部电路比看起来更
复杂。)
14. 在 foundation 3.1 环境里怎么找不到启动 testbench.vhd 的程式?
答:伴随 Foundation 3.1i 出现的仿真器为门极仿真器 , 因此你不能在这种设计环境下以
VHDL 级运行仿真. vhdl 代码必须在你运行任何仿真之前进行综合. 因此, 在 Foundation 3.1i
环境下并不能使用 vhdl testbench. 作为替代方式, 你可以编写仿真 script.
实际上, Foundation 3.1i 是一款相对较老的软件. Xilinx ISE 软件中支持 HDL testbench,
它的最新版本为 4.2i.
15. 关于双向口的仿真, 如果双向口用作输入口, 输出口该怎么设置?
评论0
最新资源