HDLC_crc校验算法_hdlc的crc校验资源-CSDN文库

5星 · 超过95%的资源需积分: 46 163 浏览量 2011-09-08 17:43:41 上传评论 2 收藏 52KB DOC 举报

资源推荐

资源详情

资源评论

标准 CRC 生成多项式如下表：

 名称生成多项式简记式* 标准引用

 CRC-4 x4+x+1 3 ITU G.704

 CRC-8 x8+x5+x4+1 0x31

 CRC-8 x8+x2+x1+1 0x07

 CRC-8 x8+x6+x4+x3+x2+x1 0x5E

 CRC-12 x12+x11+x3+x+1 80F

 CRC-16 x16+x15+x2+1 8005 IBM SDLC

 CRC16-CCITT x16+x12+x5+1 1021 ISO HDLC, ITU X.25,

V.34/V.41/V.42, PPP-FCS

 CRC-32 x32+x26+x23+...+x2+x+1 04C11DB7 ZIP, RAR, IEEE 802

LAN/FDDI, IEEE 1394, PPP-FCS

 CRC-32c x32+x28+x27+...+x8+x6+1 1EDC6F41 SCTP



 生成多项式的最高位固定的 1，故在简记式中忽略最高位 1 了，如 0x1021 实际是

0x11021。

I、基本算法（人工笔算）：

 以 CRC16-CCITT 为例进行说明，CRC 校验码为 16 位，生成多项式 17 位。假如数据

流为 4 字节：BYTE[3]、BYTE[2]、BYTE[1]、BYTE[0]；

数据流左移 16 位，相当于扩大 256×256 倍，再除以生成多项式 0x11021，做不借位的

除法运算（相当于按位异或），所得的余数就是 CRC 校验码。

发送时的数据流为 6 字节：

BYTE[3]、BYTE[2]、BYTE[1]、BYTE[0]、CRC[1]、CRC[0]；

II、计算机算法 1（比特型算法）：

 1)将扩大后的数据流（6 字节）高 16 位（BYTE[3]、BYTE[2]）放入一个长度为 16 的

寄存器；

 2)如果寄存器的首位为 1，将寄存器左移 1 位(寄存器的最低位从下一个字节获得)，再与

生成多项式的简记式异或；

 否则仅将寄存器左移 1 位(寄存器的最低位从下一个字节获得)；

 3)重复第 2 步，直到数据流（6 字节）全部移入寄存器；

 4)寄存器中的值则为 CRC 校验码 CRC[1]、CRC[0]。

III、计算机算法 2（字节型算法）：256^n 表示 256 的 n 次方

 把按字节排列的数据流表示成数学多项式，设数据流为 BYTE[n]BYTE[n－1]BYTE[n

－2]、、、BYTE[1]BYTE[0]，表示成数学表达式为 BYTE[n]×256^n+BYTE[n-

1]×256^(n-1)

+...+BYTE[1]*256+BYTE[0]，在这里+表示为异或运算。设生成多项式为

G17（17bit），CRC 码为 CRC16。

 则，CRC16＝(BYTE[n]×256^n+BYTE[n-1]×256^(n-1)+...

+BYTE[1]×256+BYTE[0])×256^2/G17，即数据流左移 16 位，再除以生成多项式

G17。

 先变换 BYTE[n-1]、BYTE[n-1]扩大后的形式，

 CRC16

＝BYTE[n]×256^n×256^2/G17+BYTE[n-1]×256^(n-1)×256^2/G17+...

+BYTE[1]×256×256^2/G17+BYTE[0]×256^2/G17

 ＝(Z[n]+Y[n]/G17)×256^n+BYTE[n-1]×256^(n-1)×256^2/G17+...

+BYTE[1]×256×256^2/G17+BYTE[0]×256^2/G17

 ＝Z[n]×256^n+{Y[n]×256/G17+BYTE[n-1]×256^2/G17}×256^(n-

1)+...+BYTE[1]×256×256^2/G17+BYTE[0]×256^2/G17



＝Z[n]×256^n+{(YH8[n]×256+YHL[n])×256/G17+BYTE[n-1]×256^2/G17}×2

56^(n-1)+...+BYTE[1]×256×256^2/G17+BYTE[0]×256^2/G17



＝Z[n]×256^n+{YHL[n]×256/G17+(YH8[n]+BYTE[n-1])×256^2/G17}×256^(

n-1)+...+BYTE[1]×256×256^2/G17+BYTE[0]×256^2/G17

 这样就推导出，BYTE[n-1]字节的 CRC 校验码为{YHL[n]×256/G17+(YH8[n]

+BYTE[n-1])×256^2/G17}，即上一字节 CRC 校验码 Y[n]的高 8 位（YH8[n]）与本

字节 BYTE[n-1]异或，

该结果单独计算 CRC 校验码（即单字节的 16 位 CRC 校验码，对单字节可建立表格，

预先生成对应的 16 位 CRC 校验码），所得的 CRC 校验码与上一字节 CRC 校验码 Y[n]的

低 8 位（YL8[n]）

乘以 256（即左移 8 位）异或。然后依次逐个字节求出 CRC，直到 BYTE[0]。

 字节型算法的一般描述为：本字节的 CRC 码，等于上一字节 CRC 码的低 8 位左移 8 位，

与上一字节 CRC 右移 8 位同本字节异或后所得的 CRC 码异或。

 字节型算法如下：

 1)CRC 寄存器组初始化为全"0"(0x0000)。（注意：CRC 寄存器组初始化全为 1 时，

最后 CRC 应取反。）

 2)CRC 寄存器组向左移 8 位,并保存到 CRC 寄存器组。

 3)原 CRC 寄存器组高 8 位（右移 8 位）与数据字节进行异或运算，得出一个指向值表

的索引。

 4)索引所指的表值与 CRC 寄存器组做异或运算。

 5)数据指针加 1，如果数据没有全部处理完，则重复步骤 2)。

 6)得出 CRC。

unsigned short GetCrc_16(unsigned char * pData, int nLength)

//函数功能：计算数据流* pData 的 16 位 CRC 校验码，数据流长度为 nLength

{

 unsigned short cRc_16 = 0x0000; // 初始化



 while(nLength>0)

 {

 cRc_16 = (cRc_16 << 8) ^ cRctable_16[((cRc_16>>8) ^ *pData) & 0xJ];

剩余10页未读，继续阅读

评论收藏

内容反馈

yingwuye

2014-01-05

是個不錯的參考程式~ 有参考价值
wym5919

2017-09-22

还不错，有一定的参考价值
u010862483

2013-05-30

是個不錯的參考程式~
shaohongqiang

2014-03-25

非常好，正好项目要用。
li6076

2013-05-29

不错，有参考价值

前往

页

bingbing38726

粉丝: 30
资源: 32

HDLC_crc校验算法

hdlc数据解析

crc_ccit:crc_ccit 16 基于 GNU 无线电 HDLC 实现-matlab开发

HDLC大全(协议、CRC校验、FPGA和DSP实现实例)

hdlcdecoder:简单的 HDLC 解码器库-开源

HDLC协议解析程序，简单实用，可以用来学习

HDLC协议概述及c++实现

HDLC协议及c++实现.rar

crc_hdlc_CRC16_designspecis_pcie_

trunk-hdlc.rar_HDLC FPGA_VHDL FRAME_crc_hdlc_hdlc vhdl

HDLC_FPGA.rar_FPGA HDLC_HDLC HDL_HDLC_FPGA_hdlc verilog_verilog

HDLC.rar_HDLC 芯片_HDLC芯片_HDLC芯片 8273_HDLC解码算法_hdlc软件解码

使用C++实现HDLC协议

hdlc简介（基本的解释）

CRC校验码计算器（包含8位16位32位）

HDLC.rar_FPGA HDLC verilog_HDLC HDL_hdlc_ip core_verilog hdlc_添零

HDLC.rar_hdlc_hdlc c code_hdlc编程模拟_hdlc软件_java hdlc实现

hdlc wireless source.zip_HDLC C51_HDLC协议 C_c51 hdlc_hdlc_hdlc wi

dddddddHDLC.zip_FPGA HDLC_HDLC FPGA_hdlc_hdlc vhdl

hdlc_t.rar_STR710_STR710 HDLC_hdlc_hdlc协议_str71

hdlc_raw_eth.rar_RAW_hdlc_hdlc linux

crc16_8bit.v.rar_CRC16 verilog_CRC16 VHDL_CRC16并行_Verilog crc_v

hdlc.rar_hdlc_hdlc ip_hdlc vhdl_in

HDLC_hdlc协议中文版_hdlc_trailr99_

STR71x--HDLC-Software-Library.zip_hdlc_str7 HDLC_str7 hdlc 联合_st

hdlc.tar.gz_hdlc_hdlc vhdl_hdlc using VHDL_vhdl_vhdl hdlc

SPI_verilog_vhdl.rar_hdlc_hdlc verilog_hdlc verilog_verilog SP

ISO13239(2002)_HDLC_协议标准

verilog实现的以太网并行crc校验

最新资源