没有合适的资源?快使用搜索试试~
我知道了~
文库首页
课程资源
专业指导
二进制加法计数器原理图
二进制加法计数器原理图
4星
· 超过85%的资源
需积分: 50
64 下载量
197 浏览量
2009-03-24
11:15:11
上传
评论
收藏
99KB
PDF
举报
温馨提示
立即下载
二进制加法计数器原理、实验内容 测试方法
资源推荐
资源评论
基本的二进制加法/减法器
浏览:171
5星 · 资源好评率100%
两个二进制数字Ai,Bi和一个进位输入Ci相加,产生一个和输出Si,以及一个进位输出Ci+1。表2-2中列出一位全加器进行加法运算的输入输出真值表。根据表2-2所示的真值表,三个输入端和两个输入端可按如下逻辑方程进行联系:Si=Ai⊕Bi⊕CiCi+1=AiBi+BiCi+CiAi表2-2一位全加器真值表 输入输出AiBiCiSiCi+10000000110010100110110010
二进制计数器
浏览:182
工具名称:bincalc 数字的二进制,十进制,16进制同时显示。能进行二进制左右移位操作。方便直观。
加法计数器
浏览:133
用VHDL语言编写的十进制同步使能,异步复位的加法计数器……
2位2进制同步加法计数器
浏览:108
5星 · 资源好评率100%
2位2进制同步加法计数器 数字逻辑实验 2位2进制同步加法计数器 数字逻辑实验
组成原理实验八位二进制加法器
浏览:54
4星 · 用户满意度95%
2. QuartusII的使用 在本次实验中,学会QuartusII软件的使用,然后利用此系统完成: 〈1〉 一位全加器设计 〈2〉 并行八位寄存器设计 组成原理实验八位二进制加法器
二进制补码加法器实验1
浏览:199
(2)设计试验步骤 (3)使用开关进行数据加载,完成补码加、减运算 (4)符号位运算采用双符号位,累加器应有清零控制 (5)通过指示灯观察运算结果,记录实验现象
8位二进制计数器vhdl源程序及原理图
浏览:51
5星 · 资源好评率100%
8位二进制计数器vhdl源程序及原理图,波形,源代码。
四位二进制加法计数器
浏览:17
5星 · 资源好评率100%
给各位同学应急用。
数字逻辑二位二进制计数器课程设计.doc
浏览:54
数字逻辑二位二进制计数器课程设计
同步六进制加法计数电路(D).zip
浏览:13
本电路实现了同步六进制加法计数器的功能. 本电路的设计是为了给电子时钟模型的设计提供计数支持. 读者应仔细体会设计过程, 以进一步掌握同步时序逻辑电路的设计方法.
用T'触发器构成的异步二进制加法计数器实验电路multisim源文件
浏览:20
5星 · 资源好评率100%
用T'触发器构成的异步二进制加法计数器实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。
基于verilog HDL编写的分别显示个位和十位的十二进制加法计数器
浏览:193
基于verilog HDL编写的分别显示个位和十位的十二进制加法计数器,压缩包里有vwf时序波形和最简单的testbench测试代码
74ls74d触发器构成4位二进制异步加法计数器.ewb
浏览:2
5星 · 资源好评率100%
74ls74d触发器构成4位二进制异步加法计数器.ewb
十二进制计数器 VHDL源码 和 原理图 都有
浏览:44
4星 · 用户满意度95%
十二进制计数器,max + plusII…… vhdl语言 和 原理图 都有
异步十二进制加法计数器(上升沿触发)(D).zip
浏览:110
本电路实现了异步十二进制加法计数器的功能. 该设计思路用观察时序图的方式求出时钟方程, 再根据时钟取值修改状态表, 之后再求出状态激励方程(D触发器).
模拟计数器电路图分析
浏览:145
本文给大家分享了一个模拟计数器电路图。
浅谈用74LS90设计任意进制计数器
浏览:91
5星 · 资源好评率100%
浅谈用74LS90设计任意进制计数器 pdf文件
异步模8加1计数器
浏览:28
模8加1 数字逻辑 实验 计数器。 quartusII完成
带异步复位和计数使能控制的8位二进制减法计数器设计
浏览:154
3星 · 编辑精心推荐
带异步复位和计数使能控制的8位二进制减法计数器设计 带异步复位和计数使能控制的8位二进制减法计数器设计
8位带符号二进制加法器(verilog)
浏览:141
设计带符号位的 8 位加法器电路,每个加数的最高位为符号位,符号位‘1’ 表示-,符号位‘0’表示+
二位十进制计数器实验报告
浏览:44
二位十进制计数器实验报告
同步三十二进制加法计数器.ms7
浏览:147
本电路实现了同步三十二进制加法计数器的功能: 电路能准确地按照三十二进制加法计数的规律进行计数. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的同步时序逻辑电路打下基础.
同步十二进制加法计数器.zip
浏览:57
本电路实现了同步十二进制加法计数器的功能. 该电路的设计是为了给电子钟模型电路提供技术支持, 初学同步时序逻辑电路的朋友应仔细推敲该例的设计, 以更快地掌握同步时序逻辑电路地设计方法.
表三位二进制加法计数器状态表PPT学习教案.pptx
浏览:18
表三位二进制加法计数器状态表PPT学习教案.pptx
28秒减计数器的逻辑电路图
浏览:132
3星 · 编辑精心推荐
28秒减计数器的逻辑电路图大学实验里貌似用过的
python大作业 含爬虫、数据可视化、地图、报告、及源码(整和为一个文件)(2014-2020全国各地区原油加工量).rar
浏览:123
5星 · 资源好评率100%
(含源码及报告)本程序分析了自2014年到2020年每年我国原油加工的产量,并且分析了2019年全国各地区原油加工量,含饼状图,柱状图,折线图,数据在地图上显示。运行本程序需要requests、bs4、csv、pandas、matplotlib、pyecharts库的支持,如果缺少某库请自行安装后再运行。文件含2个excel表,4个csv文件以及一个名字为render的html文件(需要用浏览器打
仿真电路以及操作方法
浏览:54
5星 · 资源好评率100%
用一片通用四运放芯片LM324组成电路,实现以下功能:用低频信号源产生ui1=0.1sin2πft(V),f=500Hz的正弦波信号,加至加法器的输入端,加法器的另输入端加入有自制振荡器产生的信号uo1。要求加法器的输出电压ui2=10 ui1+ uo1。ui2经选频滤波器滤除uo1频率分量,选出f信号为uo2,uo2为峰峰值等于9V的正弦信号。uo2信号经比较器后在1KΩ负载上得到峰峰值2V的输
【纯干货啊】华为IPD流程管理(完整版).pptx
浏览:190
4星 · 用户满意度95%
华为IPD产品研发流程完整版。非常的详细,很适合给新是的实习生做培训用!是我一直在用的流程管理,很适合学习与交流。
可编程语言标准IEC61131-3中文版.pdf
浏览:64
5星 · 资源好评率100%
可编程语言标准IEC61131-3中文版
OFDM完整仿真过程与教程.zip
浏览:69
5星 · 资源好评率100%
辛苦写了关于OFDM的详细仿真,从产生信息流到最终解调,包含星座图,误码率图。包括了相关技术的详细解释,(信道编码,扩频,导频,信道估计等)。注:本段程序不包括射频传输部分,即载波调制,基带调制为QPSK。具体的教程可以参考我的相关文章。
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
丨brokenYouth
2013-11-10
感觉的确是 实验报告~!~~~~ 不过还是可以了解下基础的东西!~
一杯拿铁go
2016-11-26
比较浅,就是实验报告,帮助不大啊
qq_15902721
2014-06-09
很好很不错
菜鸟哆哆
2012-12-20
比较乱!好像是实验报告,没用
CHBG_MI
2012-12-28
适合初学者了解一下,感觉现在搞这基础的人可能不太多吧。
bboytzi
粉丝: 0
资源:
2
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
实验名称 调幅波信号的解调
实验名称 高频谐振功率放大器
IMG_20240426_195457.jpg
社会参与对老年人抑郁轨迹的...——基于生活质量的中介效应_秦慧.caj
微信小程序->计算器<-源码
88音符111111111
SSM+VUE校园信息发布平台项目源码.zip
腾达U2 V2.0 USB无线网卡驱动
基于flink的实时流计算web平台.zip
基于STM32F103VET6单片机设计实现国产三菱FX3U全套资料AD09设计硬件(原理图PCB)+STM32软件源码.zip
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功