没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
FPGA双口RAM的IP核设计
FPGA双口RAM的IP核设计
FPGA
IP
4星
· 超过85%的资源
需积分: 50
44 下载量
54 浏览量
2012-06-14
10:05:41
上传
评论
1
收藏
351KB
PDF
举报
温馨提示
立即下载
关于ＦＰＧＡ的IP设计，双口RAM设计的冲突、中断等功能
资源推荐
资源评论
altera fpga 双口ram ip核的运用
浏览：16
5星 · 资源好评率100%
文件是整个工程，包含verilog编写的数据、地址产生模块，包含testbench的测试代码，并用modelsim进行了仿真。方便大家理解双口ram ip核的使用。
教你一步步实现XilinxFPGA内部双口RAM IP核
浏览：108
5星 · 资源好评率100%
以我自己的实际应用的片子（Xilinx最具性价比的Spartan-3E系列XC3S500E）为例详细介绍一下双口RAM的IP核配置流程，说到这里还不得不提一个有意思的事，Xilinx的双口RAM是真的双口RAM，而Altera的双口RAM则是两片RAM背靠背模拟实现的，不过Xilinx内部的时钟管理是DLL而Altera是PLL，其实相比较来说我还是喜欢用PLL（习惯了）。
基于quartus 的FPGA的IP核RAM的设计和调用.zip
浏览：151
基于quartus 的FPGA的IP核RAM的设计和调用。文件夹内有prj，rtl，ipcore，testbench几个主要的文件夹。
基于Quartus II免费IP核的双端口RAM设计实例.rar
浏览：43
5星 · 资源好评率100%
quartus ii的双端口RAM实现。双口RAM分伪双口RAM（Xilinx称为Simple two-dual RAM）与双口RAM（Xilinx称为true two-dual RAM），伪双口RAM，一个端口只读，另一个端口只写，且写入和读取的时钟可以不同，位宽比可以不是1:1；而双口RAM两个端口都分别带有读写端口，可以在没有干扰的情况下进行读写，彼此互不干扰0；
基于双口RAM的数据采集系统设计
浏览：64
基于双口RAM的数据采集系统设计,利用IDT7130作为中介存储器
FPGA简单双口RAM+真双口RAM测试
浏览：170
详细的截图与仿真代码，总结应用FPGA简单双口RAM+真双口RAM
Block RAM的IP核开发
浏览：16
Block RAM的IP核开发详细教程，学习IP核开发的入门教程
双口RAM读写
浏览：103
在ISE软件上运行实现0~4095循环数的读写操作
真双口RAM的verilog源代码.pdf
浏览：131
3星 · 编辑精心推荐
真双口RAM的verilog源代码，具有一定的参考价值。希望对大家有用。
xilinx ip核block ram 双端口ram设计
浏览：5
5星 · 资源好评率100%
xilinx ip核block ram 双端口ram设计 里面包含xilinx ip核block ram 双端口ram设计 许多资料，供大家参考 ！
FPGA的双端口RAM的设计
浏览：168
FPGA的双端口RAM的设计,学习xilinx的FPGA开发的好资料！
基于FPGA的双口RAM
浏览：28
5星 · 资源好评率100%
基于CYCLONE的双口RAM代码,用Verilog编写,实现利用内部M4K内存块实现双口RAM
利用FPGA实现双口RAM的设计及应用
浏览：159
为了在高速采集时不丢失数据，在数据采集系统和CPU之间设置一个数据暂存区。介绍双口RAM的存储原理及其在数字系统中的应用。采用FPGA技术构造双口RAM，实现高速信号采集系统中的海量数据存储和时钟匹配。功能仿真验证该设计的正确性，该设计能减小电路设计的复杂性，增强设计的灵活性和资源的可配置性能．降低设计成本，缩短开发周期。
基于FPGA的双口RAM与PCI9O52接口设计
浏览：152
摘要：为了解决PCI9052和双口RAM之间读写时序不匹配的问题，本设计采用可编程器件来实现它们之间的接口电路。此电路可以使系统更加紧凑。逻辑部分采用有限状态机实现，使控制逻辑直观简单，提高了设计效率。 通过仿真工具ModelSim Se对该接口电路进行了验证，得出的仿真波形符合要求。 O 引言 IDT70V28L(双口RAM)的存取时间大于20ns，PCI9052工作于25MH
基于ISE14.7中的RAM模块IP核，采用Verilog，全面了解RAM工作原理
浏览：187
5星 · 资源好评率100%
1,实现双口RAM，完全掌握调用IP核的流程; 2,深入了解RAM，模拟1450字节数据，然后写入RAM，完成测试； 3,完成RAM读写测试，数据“顺序”输出。
Altera系列FPGA芯片IP核详解
浏览：85
5星 · 资源好评率100%
非常详细的FPGA内核资料，便于学习理解altera公司的FPGA
基于FPGA的双口RAM实现及应用
浏览：146
4星 · 用户满意度95%
基于FPGA的双口RAM实现及应用,采用FPGA技术构造双口RAM，实现高速信号的采集。
基于FPGA 双口RAM应用实例
浏览：192
4星 · 用户满意度95%
基于FPGA 双口RAM应用实例 利用传统方法设计的高速数据采集系统由于集成度低、电路复杂，高速运行电路 干扰大，电路可靠性低，难以满足高速数据采集工作的要求。应用FPGA 可以 把数据采集电路中的数据缓存、控制时序逻辑、地址译码、总线接口等电路全部 集成进一片芯片中，高集成性增强了系统的稳定性，为高速数据采集提供了理想 的解决方案。下面以一个高速数据采集系统为例介绍双端口RAM 的应用
基于CPLD 的双口RAM 设计与应用
浏览：85
介绍了在磁悬浮的主轴控制器中实现双CPU 之间数据通信的双口RAM 设计。采用复杂可编程逻辑 器件(CPLD) , 用基于原理图和VHDL 语言两者相结合的方法实现了多字节双口RAM 的设计, 并在设计过 程中采用数字逻辑方法解决了 2 个CPU 对双口RAM 同时进行写操作时产生冲突的问题, 在磁悬浮主轴控 制器中获得了成功应用。 关键词: 复杂可编程逻辑器件;VHDL ; 数字信号处理器; 双
双口RAM与同步FIFO设计
浏览：128
本资源是双口 RAM 与同步 FIFO 的设计文件与激励文件，使用 Verilog 语言设计，可通过修改 parameter 参数（DATA_WIDTH 和 ADDR_WIDTH），实现不同深度与数据位宽的FIFO。使用 FIFO 长度计数器产生 FIFO 空、满标志位。
基于双口RAM的双CPU控制系统设计
浏览：144
基于双口RAM的双CPU控制系统设计，用双口RAM实现两个CPU的通信
基于CPLD的双口RAM设计与应用
浏览：123
基于cpld的双口ram 设计 ，描述了数据读写仲裁的方法
双口RAM与异步FIFO设计
浏览：109
本资源是双口 RAM 与异步 FIFO 的设计文件与仿真激励文件，使用 Verilog 语言设计（可综合风格），通过修改 parameter 参数实现不同深度和数据位宽的异步 FIFO。FIFO 读写指针采用格雷码编码，读写指针进行跨时钟域处理，然后产生 FIFO 空、满标志位。
VHDL实现双口RAM的设计
浏览：182
5星 · 资源好评率100%
VHDL实现双口RAM的设计，程序经过测试。
XILINX的FPGA实现的双口RAM源码
浏览：131
4星 · 用户满意度95%
XILINX的FPGA实现的双口ram源码，可作为dsp\SDRAM和pci桥接作用，可直接使用，实际工程通过
TMs320c6713EMIF接口与FPGA双口RAM接口设计
浏览：104
4星 · 用户满意度95%
此文档介绍了DSP与FPGA之间如何进行存储器连接
45-FPGA跨时钟域双口RAM设计.7z
浏览：197
5星 · 资源好评率100%
FPGA跨时钟域双口RAM设计,Vivado仿真工程
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
yiqinchen
2013-01-29
一篇没什么意义而且很老的PDF文档
mendy091013
2012-11-14
pdf 呀，不过听明白的，有些不清楚
lt373668591
2014-09-22
太老，不合胃口
北络
粉丝: 239
资源:
30
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
10_base.apk.1
matlab-great-drawing-输出月份英文名pta
My-Graduation-母亲节祝福python
My-Graduation-Project华中农业大学python
摄像头图像采集系统.pages
笔趣阁_1.0.2.apk
20张在不同场景中拍摄的红绿灯图片
Design1.ms13
用html、js、css内联样式编写了一个以母亲节祝福为的主题网页，包含烟花、爱心元素
微信小程序 - 东航订机票源码.zip
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
