双口RAM与同步FIFO设计

本资源是双口 RAM 与同步 FIFO 的设计文件与激励文件，使用 Verilog 语言设计，可通过修改 parameter 参数（DATA_WIDTH 和 ADDR_WIDTH），实现不同深度与数据位宽的FIFO。使用 FIFO 长度计数器产生 FIFO 空、满标志位。