TimeQuest Timing Analyzer.rar
【工程源码 Quartus 时 序 约 束 教 程,本 文 由 FPGA 爱好 者 小 梅 哥 编 写,未经作者许可,本文仅允许网络论坛复制转载,且转载时请标明原作者。
【工程源码 Quartus 时 序 约 束 教 程,本 文 由 FPGA 爱好 者 小 梅 哥 编 写,未经作者许可,本文仅允许网络论坛复制转载,且转载时请标明原作者。
【工程源码】Verilog语言例程《王金明:《Verilog HDL 程序设计教程》》 本文和设计代码由FPGA爱好者小梅哥编写,未经作者许可,本文仅允许网络论坛复制转载,且转载时请标明原作者。
本文和设计代码由FPGA爱好者小梅哥编写,未经作者许可,本文仅允许网络论坛复制转载,且转载时请标明原作者。BMP2mif文件软件,方便使用ROM存储图像数据并显示用。懂的下载
本 文 和 设 计 代 码 由 FPGA 爱 好 者 小 梅 哥 编 写,未 经 作 者 许 可,本 文 仅 允 许 网 络 论 坛 复 制 转 载,且 转 载 时 请 标明原作者。【工程源码】 LCD1602数据手册
【工程源码】基于FPGA的各种分辨率的VGA时序,本文和设计代码由FPGA爱好者小梅哥编写,未经作者许可,本文仅允许网络论坛复制转载,且转载时请标明原作者。以下为手册中包含的各种分辨率,时序参数写的非常清楚,以800*600@60Hz为例
主要有两种方式,一是matlab滤波器工具箱设计并生成Verilog或VHDL的代码,二是matlab滤波器工具箱设计并export 系数,又FIR II ip core import。先说下滤波器设计工具箱,filter Designer 低版本叫做 fdatool
学过C语言的都知道,如果对于一个十进制的数字123,要想将其每一位分别提取出来,显示在数码管这样的设备上,一般需要使用如下的算法来实现 bai = 123 / 100; shi = 123%100/10; ge = 123%10。 这个算法在C语言里面用起来,虽然也耗费时间,但是大家一般也都这么用,在FPGA中,使用这个算法,虽然也能实现,但是及其耗费FPGA资源,需要用到除法器,求于器。所以我们在FPGa中一般不使用上述算法,当然,很多网上下载的各种“本科生毕业论文”里面,还是随处可见上述操作,看多之后也只能平常心对待了。 在FPGA中我们一般使用二进制转BCD算法,将二进制数据转换为BCD码,然后就可以直接将BCD码送给数码管显示了,附件为代码和测试工程,包括仿真脚本,大家先自行学习,又不懂的可以直接在本帖下提问。
本文和设计代码由FPGA爱好者小梅哥编写,未经作者许可,本文仅允许网络论坛复制转载,且转载时请标明原作者。【工程源码】基于FPGA的计算器,有兴趣的朋友可以参考一下。
OV5640提供了一个DVP接口用来输出采集到的图像数据流,本文提供了一个将DVP接口的图像数据接收并转换为RGB565图像格式的控制逻辑,使用该控制逻辑,可以非常方便的将摄像头输出的图像数据以RGB565像素格式写入到RAM或FIFO中这是一个非常好用的OV5640摄像头数据流接口,不仅能够接收数据流,还能够实时输出每个像素的X、Y坐标,以供某些对图像像素位置有需求的应用中使用。同时,该逻辑还实现了对摄像头刚开始输出图像的前10帧数据的舍弃工作,让可能存在的不稳定图像不被输出。 该模块已经用于我们的基于FPGA的图像采集显示系统中。大家可以根据应用说明文档介绍的方法将该控制器加入到自己的设计中并使用。