verilog uart ip, www.fpga4fun.com

verilog uart ip, 代码参考：www.fpga4fun.com 内有说明

verilog SPI slave IP, www.fpga4fun.com

www.fpga4fun.com代码 spi slave，可以实现从接收，已经用DSP和FPGA通信测试

C programming-读取DAT数据，转成wav格式文件

DAT数据格式 5A 5A 5A 5A xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx ( 帧头 ) 帧头后面依次为第一块AD通道1数据（2 byte），第二块AD通道1数据（2 byte），第一块AD通道2数据（2 byte），第二块AD通道2数据（2 byte），.。。。。。。。。第一块AD通道6数据（2 byte），第二块AD通道6数据（2 byte）。我提取的是第一块AD通道6数据。然后进行转成16bit，然后-32768变成正负信号，因为AD采集的是0-5V信号，减去32768将其变成-2.5V~+2.5V。然后根据wav文件结构将其写入wav文件。 本文来自CSDN博客，转载请标明出处：http://blog.csdn.net/yanhc519/archive/2009/12/05/4946228.aspx

VFW 读取摄像头，显示，然后H263编码压缩，存成文件

VFW 读取摄像头，显示，然后H263编码压缩，存成文件 参考http://www.codeproject.com/KB/IP/videonet.aspx

使用VFW读取摄像头，然后H263压缩，存成文件

使用VFW读取摄像头，然后H263压缩，存成文件，参考http://www.codeproject.com/KB/IP/videonet.aspx

使用VC6.0的VFW获取摄像头图像预览，截图，录像

使用VC6.0的VFW获取摄像头图像预览，截图，录像，其中录像时，程序不能被打断，会死掉，还有别的解决办法，没有尝试。 其中预览功能使用的是VFW自己的 BOOL capPreview(hwnd,f)，这个使用Graphics Device Interface (GDI) ，据VideoNet的作者说，这个没有使用device-independent bitmaps (DIBs)的DrawDib 速度快。 这个在调试的时候会出现一个http://topic.csdn.net/u/20100324/15/024bb17b-8d91-4dc9-8651-d75a0ea6690a.html所说的错误，正在检查中。。。

VHDL 数码管显示

VHDL在数码管上显示字符VHDL在数码管上显示字符VHDL在数码管上显示字符VHDL在数码管上显示字符

VHDL键盘读入VHDL 读取键盘值

VHDL 读取键盘值VHDL 读取键盘值VHDL 读取键盘值VHDL 读取键盘值VHDL 读取键盘值

atmega48的I2C程序

avr读写at24c02的程序通过i2c（TWI）接口