VHDL 语言设计取指等模块 课程设计

对cpu进行模块化设计，如取指模块，运算模块，回写模块等代码和仿真设计