测量自己的心电图.pdf

测试心电图的电路图，可以自我测试。 测试心电图的电路图，可以自我测试。 测试心电图的电路图，可以自我测试。

C语言代码自动整理工具.rar

C语言代码自动整理工具 ，自动生成程序流程图 C语言代码自动整理工具 ，自动生成程序流程图 有必要要这么多摘要么？

LC谐振频率计算工具.exe

LC谐振频率计算工具 used for calculate the frequency of LC

Skill20200108.rar

3个skill，一个是批量生成焊盘，一个批量生成flash，最后一个丝印自动调整（吐血推荐，点一下就可以实现自动排丝印） 加載方法: 1.將2個檔案複製到skill目錄下,或是pcbenv目錄下 2.在allegro.ilinit檔案裡面加入下面2行 load("cot.il") load("Quick_PadCreate.il") load("fTextTuneTools.il") 3个skill分别是创建自定义的椭圆焊盘flash的（cot） 自动创建焊盘的（Quick_PadCreate.il)，调节丝印位置的，可以自动调节大小置于中间（fTextTuneTools.il） 如何看skill的路径？ skill getSkillPath() 我自己一直都是自己做焊盘的，其实理解了不难，但是以前遇到不少同事都莫名其妙的觉得很麻烦，然后做了偶尔出错，焊盘出错大家都懂的，所以做了个自动批量创建，不管是谁，走到哪里都可以刷刷刷的弄一堆焊盘，而且名字统一，风格一致， 不会出错，当然，现在还没经过太多验证，也不好说有没有BUG，但我自己试了，暂时没发现什么问题。 1，目前焊盘还没做椭圆，其实也一样的不难，只是开始做的时候漏了，后来没空加，等看啥时候加了再更新吧； 2，目前各种焊盘都可以支持起止点+步进尺寸批量创建； 3，通孔金属化焊盘和过孔都有添加flash； 4，焊盘的阻焊，flash尺寸也不一定符合大所有人意见，自己如果有不同需求自己改下里面的尺寸； 5，命名方式也一样，同上，不喜欢就自己改吧； 6，个人喜好，用的是mm单位，没有做mil，板子单位是mil的话，如果有网表就不能创建焊盘，如果没有网表则把单位改成mm开始创建，请注意； 楼主，如下 1、mm是毫米，我看提示信息都是厘米呢 2、建立的时候报错E- *Error* eval: unbound variable - prog，我把prog((allflash one judge)这句prog后的空格删掉就好了 3、pad和flash好像都没有保存，只保留在设计中吗，我想看一下建立的flash，没找到。。。在PTHC中，flash没有调用 4、drill的参数里不需要设置drill figure/character吗 1，提示是厘米是什么意思？ 这个程序建立焊盘是mm尺寸的名字，brd参数单位也是mm，如果不是，会自动改； 2，额，貌似是,压缩文件了，最新的是没有空格的，删了就可以了。 3，是的，没有保存，只存在当前设计中，你导出lib就可以了。FLASH名字去错了，一会更新下； 4，这个无所谓的，我从来不管，也可以等下次更新的时候顺便改了，这个简单。

skill总结.zip

本文是通过更新allegro.men和allegro.ilinit文件实现Cadence菜单的扩展，更新完成后将会在Cadence的菜单栏中增加一个UniNav的菜单。UniNav菜单中可以随时添加我们需要使用的skill功能，通过鼠标操作就可以实现skill调用，不用再在命令栏中输入load（”**.il”）。 一、如何给Cadence增加一个UniNav下拉菜单 1、将skill文件夹放置在D盘的根目录下，需加载的skill路径为D:\skill\**.il 2、将skill文件夹中的allegro.men文件复制到cadence的安装目录下，如C:\Cadence\SPB_16.5\ share\pcb \text\cuimenus，替换已有的allegro.men。 3、将skill文件夹中的allegro.ilinit文件复制到C:\SPB_Data\pcbenv目录下； 4、重新运行Cadence即可； skill文件夹中已经包含16个常用的skill文件。在使用skill命令前，必须保存PCB文件，以免出现Bug导致skill指令无法撤销。 二、如何给UniNav的下拉菜单增加子菜单即增加skill程序 1、将需要增加的skill程序复制到D:\skill下； 2、在C:\SPB_Data\pcbenv目录下的allegro.ilinit文件中增加一行 load("D:/skill/新增skill名称" "skill的密码") 3、记事本打开skill文件查找skill调用指令，搜索axlCmdRegister指令，如axlCmdRegister("replace_via" `replace_via)中replace_via为skill调用指令； 4、在allegro.men的程度中增加一行，如下所示： POPUP "&UniNav" BEGIN MENUITEM "子菜单名称","skill调用命令" END 5、打开Cadence软件运行即可。 三、skill简介 1、quick_view quick_view目前有五个选项TOP_BOT_SILK、TOP_SILK、TOP_ASSEMBLY、BOT_SILK、BOT_ASSEMBLY。TOP_BOT_SILK可以同时显示正反面的 丝印和PIN，便于布局调整；TOP_SILK用于正面的丝印调整；TOP_ASSEMBLY用于正面的装配图调整；BOT_SILK用于背面的丝印调整；BOT_ASSEMBLY用于背面的装配图调整，如下图所示。 2、ch_ref ch_ref将丝印层位号移至器件中心的skill文件。 3、ch_ref_assembly ch_ref将装配层的Value值及DevType移至器件中心的skill。 4、change_net_onvias change_net_onvias改变选中Via的网络，如图所示。 5、replace_via replace_via用选择的焊盘替换选中的Via，如图所示。 6、orphannet orphannet用于检查只连接了一个PIN的net，结果以Report的形式输出，如图所示： 7、scalpel scalpel用于批量截断走线，如图所示： 8、dumplib dumplib用于输出单个器件的封装，可以选择焊盘、器件封装、机械封装三种，如图所示： 9、ch_text_overlap ch_text_overlap可以检查表底层丝印Text与PIN，Text与Testpoint，Text与Text以及器件位号与器件是否有重叠，如下图所示： 10、conv conv是简单的mil和mm间的转换工具，如下图所示： 11、x_mc_ro_text x_mc_ro_text包含两个两个功能： a、 复位所选零件的REFDES到零件中心，包括ref des/silkscreen，ref des/assembly两个层面的Refdes，对应命令为mc_ref； b、 旋转所选位置的方向，对应命令为：ro_text。 12、check_dir check_dir可用于检查丝印的方向是否正确，正面为字母在下方或左方，反面为字母在下方或右方，如图所示，方向不正确的器件会被高亮。 13、x_align_symbol x_align_symbol可用于器件的对齐，有六种对齐方式选择，水平方向左对齐、右对齐、中间对齐；垂直方向上对齐、下对齐、中间对齐。加载x_align_symbol.il后，执行xasym命令，直接选择需要对齐的器件后，选择对齐方式即可。此命令支持Temp Group功能。 14、x_cline2shape x_cline2shape可将PCB中的Cline和Line转换成Shape。在PCB中画任意宽度的Cline或Line，如下图所示： 执行c2s命令，选中该Cline或Line，右键Done后如下图所示： 16、x_split_shape x_split_shape命令可以将一个Shape分成两个Shape。首先在Shape上画一条线穿过Shape，如下图所示。 执行split_shape命令，选择该Shape，右键Done后如下图所示。 17、x_change_lw x_change_lw命令可以检查每层每个网络的线宽，可以设定检查的层面和检查线宽的宽度，将小于指令宽度的线更改到如下图所示： 18、x_check_line90 x_check_line90命令可以检查90度走线的线段，将该线段高亮，如下图所示：

SMT--BGA焊盘设计.pdf

This document is used for BGA pads design . BGA焊盘设计技巧

CAN智能节点的设计_尹晓方.pdf

can总线设计总结，内涵原理图和匹配等设计技巧 CAN智能节点的设计_尹晓方.pdfCAN智能节点的设计_尹晓方.pdf

21ic下载_C语言算法大全带程序注释（共133页PDF下载）.zip

c语言的各种算法 包括加密 解密 及各种数学运算方程式。 是毕业课件的必备资料。。。均已经通过各种时间的测试。

蓝牙无线指标及其测试方法.doc

蓝牙无线指标及其测试方法.doc

pcb焊盘设计大全.pdf

QFN（Quad Flat No Lead）是一种相对比较新的IC 封装形式，但由于其独特的优 势，其应用得到了快速的增长。QFN 是一种无引脚封装，它有利于降低引脚间的自感应系 数，在高频领域的应用优势明显。QFN 外观呈正方形或矩形，大小接近于CSP，所以很薄 很轻。元件底部具有与底面水平的焊端，在中央有一个大面积裸露焊端用来导热，围绕大焊 端的外围四周有实现电气连接的I/O 焊端，I/O 焊端有两种类型：一种只裸露出元件底部的