verilog 语言综合问题研究
通过研究代码风格对综合结果的影响以及DC综合器的综合约束条件模型,设计者不仅可通过选择合理的Verilog语言风格来优化综合结果
0
46
111KB
2018-11-12
1