锆石FPGA设计时钟

FPGA的verilog时钟设计 是二十四小时制的时钟，可以调节秒、分、时，可以暂停。包含所有的工程代码。