• verilog全加器程序

    verilog全加器程序

    0
    78
    2KB
    2023-11-17
    1
  • vivado dds fir fft IP核应用实例

    使用dds模拟产生1mhz与10mhz的混频,利用fir进行滤波处理,并将滤波后的信号使用fft IP进行离散傅里叶变换进行处理。

    0
    84
    41.31MB
    2023-09-22
    0
  • verilog语言:LED灯点灯程序

    verilog语言:LED灯点灯程序

    0
    244
    1KB
    2023-04-25
    0
  • 新秀勋章

    用户首次发布原创文章,审核通过后即可获得
  • 创作能手

    授予每个自然周发布1篇到3篇原创IT博文的用户
关注 私信
上传资源赚积分or赚钱