下载首页 / 红尘笑我笑红尘 的资源

  • Allegro约束设置详解

    以Allegro16.6为平台，详细说明常用约束设置，图文讲解，清晰明了

    0
    394
    12.79MB
    2018-09-17
    49

  • DDR系列标准规范

    JESD标准规范，包括DDR、DDR2、DDR3、DDR4四种内存颗粒的设计规范

    0
    477
    8.67MB
    2018-08-17
    50

  • PCB常用阻抗设计及叠层

    常见PCB叠层结构，2层到12层，从材料开始，包括阻抗计算

    5
    319
    11.05MB
    2018-05-07
    37

  • allegro更改封装管脚号

    描述了allegro更改已定义封装的管脚号的方法

    0
    47
    465KB
    2014-01-02
    16

  • IEEE Verilog HDL Standard

    IEEE发布的verilog HDL标准，verilog HDL的权威参考

    0
    105
    3.22MB
    2011-10-05
    9

  • IEEE VHDL Reference Manual

    IEEE组织的VHDL语言的标准参考手册，VHDL最权威参考

    0
    53
    1.87MB
    2011-10-05
    11

  • JTAG状态机原理详解

    JTAG的状态详解，有助于了解jtag并用于设计中

    5
    243
    571KB
    2011-07-15
    6

  • Altium Designer中走差分线教程

    图文并茂的讲述了Altium Designer中差分线的布线方法

    5
    59
    474KB
    2011-03-29
    2

  • USB完全协议（usb1.1 usb2.0 usb3.0）

    至今为止的usb所有版本的协议包括USB1.1,USB2.0,USB3.0

    4
    406
    9.33MB
    2011-01-11
    49

  • edius5.0破解

    非线性视频处理软件edius5的注册破解补丁

    0
    34
    2KB
    2009-04-19
    0
红尘笑我笑红尘
码龄17年
暂无认证
关注 私信
上传资源赚积分or赚钱