基于FPGA的FIR数字滤波器的设计
在FPGA的设计中,采用了层次化、模块化的设计思想,将整个滤波器划分为多个功能模块,利用Verilog语言和原理图输入两种设计技术进行了各个功能模块的设计,并用MATLAB、QuartusII软件进行了仿真。最终完成了FIR数字滤波器的系统设计。
在FPGA的设计中,采用了层次化、模块化的设计思想,将整个滤波器划分为多个功能模块,利用Verilog语言和原理图输入两种设计技术进行了各个功能模块的设计,并用MATLAB、QuartusII软件进行了仿真。最终完成了FIR数字滤波器的系统设计。
本程序是基于减谱法的语音增强算法%基本谱减 for i=1:winsize if Py(i)-Pn(i)>0 Ps(i)=Py(i)-Pn(i); else Ps(i)=0; end end s=sqrt(Ps).*exp(j*yangle);