MicroBlaze常见问题汇总

MicroBlaze常见问题汇总,用Xilinx的朋友可以管住下

用Verilog语言实现任意整数分频器

分频器是FPGA设计中使用频率非常高的基本设计之一，尽管在目前大部分设计中，广泛使用芯片厂家集成的锁相环资源，如赛灵思（Xilinx）的DLL.来进行时钟的分频，倍频以及相移。 但是对于时钟要求不高的基本设计，通过语言进行时钟的分频相移仍然非常流行，首先这种方法可以节省芯片内部的锁相环资源，再者，消耗不多的逻辑单元就可以 达到对时钟操作的目的。

ISE14_5_SDK_教程

现在网上找到的EDK工具的资料很多都是比较老旧的，现在贴出一个ISE14.5 SDK创建工程的例子。首先是将XPS生成的bit文件，bmm文件和xml文件复制出来放在一个文件夹中，然后就可以打开SDK 创建SDK工程了

Xilinx_ISE_Design_Suite_13.4_软件使用流程(EDK和SDK部分

EDK=Embedded Development Kit，嵌入式开发套件。 EDK是xilinx公司开发嵌入式系统的工具。比起xilinx的ISE，二者不同在于，如果仅仅是使用xilinx的fpga做逻辑设计，只需要ISE开发环境。但是如果要使用powerpc或者microblaze处理器，从硬件到软件设计的整个嵌入式系统设计，就需要EDK。 SDK（Software Development Kit, 即软件开发工具包 ）一般是一些被软件工程师用于为特定的软件包、软件框架、硬件平台、操作系统等建立应用软件的开发工具的集合。

ISE原理图输入方法

对于顶层文件,即可使用VHDL文本输入方式,也可使用原理图输入方式。这里我们将使用原理图的输入方式来建立顶层文件。

基于XilinxFPGAIPCORE的可调正弦信号发生器设计

基于XilinxFPGAIPCORE的可调正弦信号发生器设计

基于FPGA的可调信号发生器

基于 FPGA 的应用技术 ， 采用 Altera 公司 DE2-70 开发板的 Cyclone Ⅱ 系列 EP2C70 作为核心器件 ， 设计了 一种基于 FPGA 的新型可调信号发生器 。

基于FPGA的幅值可调信号发生器设计

针对信号发生器对输出频率精度高和幅值可调的要求 ， 采用直接数字频率合成 （DDS ） 技术 ， 提出一种基于 FP GA 的幅值 、 频率均可调的 、 高分辨率 、 高稳定度的信号发生器设计方案 。

基于FPGA的幅度和相位可调信号发生器

介绍了一种基于 FPGA的幅度和相位可调信号发生器的设计与实现，给出了系统调制信号的产生 和调整原理 、波形发生器幅度和相位调整的实现过程 。

基于FPGA_PWM的多路信号发生器设计.pdf

基于 运放 的 信 号 发生 器 精度 低 且稳定 性 和 可 调 节性 差 ， 而 基于 DDS 的 信 号 发 生 器 则 成 本 高 、 电 路复杂 。 为 此 提出 了基于 FPGA+PWM 的 多 路信 号 发生 器 设计 方 法 。