Cypress S27KL0641 HyperRAM中文用户手册
特殊特性 HyperRAM 低电平信号计数接口 3.0 V I/O， 11 个总线信号 – 单端时钟（CK） 1.8 V I/O， 12 个总线信号 – 差分时钟（CK、CK#） 芯片选择（CS#） 8 位数据总线（DQ[7:0]） 读写数据选通（RWDS） – 双向数据选通/ 掩码 – 在开始执行任何操作时作为输出，用于指示刷新延迟 – 在读取过程中作为输出，其功能是读取数据选通 – 在写入过程中作为输入，其功能是写入数据掩码 RWDS DCARS 时序 – 在读取过程中，与CK 相移的第二时钟是RWDS 的偏移 – 相移的时钟用于将RWDS 切换沿移动到读数据眼图范围内 高性能 高达333 MB/s 双数据速率（DDR）：每个时钟周期内进行两个数据传输 VCC = 1.8 V 时，时钟频率可达166 MHz（相应速率为 333 MB/s） VCC = 3.0 V 时，时钟频率可达100 MHz（相应速率为 200 MB/s） 顺序突发操作 可配置突发特性 – 循环突发长度： – 16 个字节（8 个时钟周期） – 32 个字节
0
134
4.59MB
2023-02-08
10
