xilinx_com_hls_sigmoid_1_0.zip

内部就有各个寄存器的.h，其中这个IP是用axi-lite进行配置的，外挂BRAM的interface用于读取，外接AXI-full接口用于输出数据。

xilinx.com_user_IIC_AXI_1.0.zip

可以直接用在vivado 2017.4版本里。查看各个寄存器就知道用来干什么了，一号寄存器分频系数，二号的start、stop信号，三号寄存器8bit数据，四号寄存器只读，返回IIC状态和ACK信号，其中二号的一个bit可以用来不等待从机ACK，方便使用。