Wavelet Transform小波去噪算法

包含【添加噪声】+【软、硬阈值去噪】+【强制去噪、默认阈值去噪、给定阈值去噪】+【对含噪正弦波去噪】+【含噪矩形波去噪】共5个m文件

脉冲同步器-跨时钟传输数据（脉冲信号）

脉冲同步器：跨时钟传输数据（脉冲信号）可以实现两个时钟域互传数据

异步复位，同步释放verilog代码 含仿真testbench

异步复位，同步释放

奇数分频器：三分频+50%占空比

三分频+50%占空比，可简单修改，做成任意奇数频50%占空比

同步FIFO实现：顶层控制模块+FIFO控制模块+双端口RAM

同步FIFO实现；包含顶层控制模块+FIFO控制模块+双端口RAM

基于FPGA使用Verilog HDL实现的DDS系统

基于FPGA使用Verilog HDL实现的DDS系统：module DDS； module DDS_tb; sine16_2048.mif

频率合成器汇报PPT

1、频率合成技术 将一个高稳定度和高精度的标准频率信号(经过加，减,乘，除)四则运算,产生同样高稳定度和高精度的大量离散频率的技术. 2、频率合成器(频率综合器) 根据频率合成原理所组成的设备或仪器称为频率合成器.

ADF5355控制PPT

ADF5355与外部环路滤波器和外部参考频率一起使用时，可实现小数N分频或整数N分频锁相环（PLL）频率合成器。 ADF5355具有宽带微波VCO，一个射频（RF）输出从6.8 GHz到13.6 GHz的频率，另一个频率输出在一系列分频器控制下频率范围在54 MHz至6800 MHz。 ADF5355具有集成VCO，基波输出频率范围为3400 MHz至6800 MHz。

可编程的矩形波-信号发生器

可编程的矩形波波发生器是可以产生用(逻辑 1)和(逻辑 0)表示的矩形波。指定的高电平时间和低电平持续时间由两个 4 比特的 无符号整数控制信号 m 和 n 指定。打开和关闭的时间间隔是 m * 100 ns 和 n * 100 ns。 其中 m 和 n 由外部硬件的键盘输入 设计出程序并仿真

Switch_Delay_V2.zip

案例中设计的消抖有一个缺陷，当开关转换状态的时候会有一个反应延迟的问题。替代方案要实现在转换的第一个边沿即作出反应，在等待一个很小的时间段后（至少20ms）和输入信号进行计算。替换方案要求当输入信号由0变为1时，有限状态机立即作出反应并根据20ms时间内的输入消除抖动，在这个过程之后系统开始检查输入信号的下降沿。根据案例中的设计步骤设计一个替代方案。 1. 根据电路画出状态图和ASM图。 2. 写出HDL代码。 3. 依据状态图和ASM图写出HDL代码。 4. 写出testbench并对代码仿真验证。 5. 将代替方案替换原来的消抖电路并验证。