MATLAB+VHDL脉冲成型滤波器的设计
应用了MATLAB和VHDL联合设计，提出基于电路分割技术实现通信系统发送端根升余弦波形成型滤波器查表法的FPGA结构，节省了ROM单元，讨论其ROM初始化时波形数据的组织方法，完成了该结构VHDL实现，最后给出使用查找表在FPGA上实现基带脉冲成型滤波器的设计方法和ModelSim环境下的仿真结果 方案1：卷积法的原理，是用一系列乘法和加法对信号进行流水线运算，需要消耗大量的乘法器和加法器，设计较复杂，并有一定的延时。这是一种分布式算法的设计结构，将传统的乘法运算和累加运算加以改进，转变为移位、累加运算，降低了硬件消耗，当运算数据的字宽较小时，极大的降低了硬件电路的复杂度，提高了响应速度；但当运算数据的字长较长时，则需要更多的移位迭代运算而不适合高速处理的需求。 方案2：查表法的原理，采用二进制基带信号的连续查表法实现在FPGA上完成信号的脉冲成型，原理是预先将所有可能的成形后的基带波形样本存入ROM，根据输入序列，从ROM中查找对应输出波形，这种方法简单直观、速度快，且当码间样点增加时，仅增长地址电路即可，不影响运行时间，可在一定的精度内高效的实现脉冲成型滤波。
0
272
1.14MB
2022-12-28
5
