用VERILOG HDL语言实现并串、串并接口的转换

用VERILOG HDL语言实现并串、串并接口的转换,在微型计算机系统中，CPU 与外部的基本通信方式有两种， 一种是并行通信即数据的各位同 时传送，其优点是传输速度较快，但数据有多少位就需要多少条传送线； 而串行通信 中数据一位一位顺序传 送 ，能节省传送 线． 用 V ef ilog H DL 语言实现 了串并、并 串通信接 口之 间的转换．