8位微地址形成部件(寄存器)
本程序是在QUARTUSII6.0环境中编写的8位的微地址控制器中的微地址形成部件器件部分。其中D为源数据输入端,Q为输入端,S为控制端。即使输入的D相同,但也可以根据S的不同可以得到不没的地址。
本程序是在QUARTUSII6.0环境中编写的8位的微地址控制器中的微地址形成部件器件部分。其中D为源数据输入端,Q为输入端,S为控制端。即使输入的D相同,但也可以根据S的不同可以得到不没的地址。
本资源是在QUARTUSII6.0环境中开发的CPU指令系统的部分仿真程序,包括程序的机器码,仿真波形,其指令的前6位为操作码,后6位为地址码(前3位为源寄存器编号,后3位为目的寄存器编号)。
本资源是在QUARTUSII6.0环境中,仿真74139的功能,以此可以得到其真值表,包括原理模块图和仿真波形图。
本WORD是计算机组成原理(潘松、潘明版)基本FPGA的8位CPU顶层原理图中的各器件的相关说明,包括器件作用,引脚连接,器件的实现方法。