• 汇编语言小项目,结课课设五百行

    本程序帮助“好吃懒做”小学生的程序,主要由三个子结构和 一个分支选择结构组成,三个子结构是三个算法,分别是求两位数 的平方、解决鸡兔同笼问题和两个十进制数求和,算法中运用汇编 语言的基本运算和命令的操作,如赋值、跳转、比较等,分支选择 结构利用了汇编语言中的比较函数 CMP,将一开始我们输入的一个 数字作为功能选择,将这个数字与三个分支程序的预定数字进行一 个比较,如果输入 1 运行 CMP 则与代号为 1 的子结构两数相减得 0 然后用 JZ 函数进行跳转,输入别的数也如此进行功能选择,这样 就完成了一个具有选择功能的主体框架结构。 这时候可以根据自己的需要进行功能的选择 输入 1 会出现两位数平方的输入界面,在此只需要输入一个两 位数即可求出其平方 输入 2 则会出现解决鸡兔同笼的界面 输入 3 则会出现求和功能

    0
    312
    8KB
    2020-07-17
    37
  • 计算机原理课设,设计cpu007.rar

    1、 将指令存储器和数据存储器分开,指令存储器的地址总线和数据总线宽度均为16位,数据存储器的地址总线宽度为16位,数据总线宽度为8位。 2、 CPU使用流水线技术,流水级数为5级,分别是:取指、译码、执行、访存、写回。 3、 输入要求:模拟器从文件test.data读入汇编执行,先将汇编编译成二进制。 4、 输出要求:模拟器用txt文件记录每一个周期CPU主要寄存器的值,总线数值,程序执行完毕后,用txt文件记录数据存储器的内容。记录数据时要注意对齐。同时界面显示。

    0
    171
    76KB
    2020-07-17
    9
  • 计算机原理课设,设计cpu006.rar

    1、 将指令存储器和数据存储器分开,指令存储器的地址总线和数据总线宽度均为16位,数据存储器的地址总线宽度为16位,数据总线宽度为8位。 2、 CPU使用流水线技术,流水级数为5级,分别是:取指、译码、执行、访存、写回。 3、 输入要求:模拟器从文件test.data读入汇编执行,先将汇编编译成二进制。 4、 输出要求:模拟器用txt文件记录每一个周期CPU主要寄存器的值,总线数值,程序执行完毕后,用txt文件记录数据存储器的内容。记录数据时要注意对齐。同时界面显示。

    1
    204
    371KB
    2020-07-17
    18
  • 计算机原理课设,设计cpu005.rar

    1、 将指令存储器和数据存储器分开,指令存储器的地址总线和数据总线宽度均为16位,数据存储器的地址总线宽度为16位,数据总线宽度为8位。 2、 CPU使用流水线技术,流水级数为5级,分别是:取指、译码、执行、访存、写回。 3、 输入要求:模拟器从文件test.data读入汇编执行,先将汇编编译成二进制。 4、 输出要求:模拟器用txt文件记录每一个周期CPU主要寄存器的值,总线数值,程序执行完毕后,用txt文件记录数据存储器的内容。记录数据时要注意对齐。同时界面显示。

    0
    85
    31KB
    2020-07-17
    10
  • 计算机原理课设,设计cpu004.rar

    1、 将指令存储器和数据存储器分开,指令存储器的地址总线和数据总线宽度均为16位,数据存储器的地址总线宽度为16位,数据总线宽度为8位。 2、 CPU使用流水线技术,流水级数为5级,分别是:取指、译码、执行、访存、写回。 3、 输入要求:模拟器从文件test.data读入汇编执行,先将汇编编译成二进制。 4、 输出要求:模拟器用txt文件记录每一个周期CPU主要寄存器的值,总线数值,程序执行完毕后,用txt文件记录数据存储器的内容。记录数据时要注意对齐。同时界面显示。

    5
    174
    417KB
    2020-07-17
    13
  • 计算机原理课设,设计cpu003.rar

    1、 将指令存储器和数据存储器分开,指令存储器的地址总线和数据总线宽度均为16位,数据存储器的地址总线宽度为16位,数据总线宽度为8位。 2、 CPU使用流水线技术,流水级数为5级,分别是:取指、译码、执行、访存、写回。 3、 输入要求:模拟器从文件test.data读入汇编执行,先将汇编编译成二进制。 4、 输出要求:模拟器用txt文件记录每一个周期CPU主要寄存器的值,总线数值,程序执行完毕后,用txt文件记录数据存储器的内容。记录数据时要注意对齐。同时界面显示。

    5
    85
    169KB
    2020-07-17
    9
  • 计算机原理课设,设计cpu002.rar

    1、 将指令存储器和数据存储器分开,指令存储器的地址总线和数据总线宽度均为16位,数据存储器的地址总线宽度为16位,数据总线宽度为8位。 2、 CPU使用流水线技术,流水级数为5级,分别是:取指、译码、执行、访存、写回。 3、 输入要求:模拟器从文件test.data读入汇编执行,先将汇编编译成二进制。 4、 输出要求:模拟器用txt文件记录每一个周期CPU主要寄存器的值,总线数值,程序执行完毕后,用txt文件记录数据存储器的内容。记录数据时要注意对齐。同时界面显示。

    5
    114
    280KB
    2020-07-17
    9
  • 计算机原理课设,设计cpu001.rar

    1、 将指令存储器和数据存储器分开,指令存储器的地址总线和数据总线宽度均为16位,数据存储器的地址总线宽度为16位,数据总线宽度为8位。 2、 CPU使用流水线技术,流水级数为5级,分别是:取指、译码、执行、访存、写回。 3、 输入要求:模拟器从文件test.data读入汇编执行,先将汇编编译成二进制。 4、 输出要求:模拟器用txt文件记录每一个周期CPU主要寄存器的值,总线数值,程序执行完毕后,用txt文件记录数据存储器的内容。记录数据时要注意对齐。同时界面显示。

    0
    170
    314KB
    2020-07-17
    10
  • AOE关键路径.rar

    关键路径通常(但并非总是)是决定项目工期的进度活动序列。它是项目中最长的路径,即使很小浮动也可能直接影响整个项目的最早完成时间。关键路径的工期决定了整个项目的工期,任何关键路径上的终端元素的延迟在浮动时间为零或负数时将直接影响项目的预期完成时间(例如在关键路径上没有浮动时间)。 但特殊情况下,如果总浮动时间大于零,则有可能不会影响项目整体进度。一个项目可以有多个、并行的关键路径。另一个总工期比关键路径的总工期略少的一条并行路径被称为次关键路径。----维基百科

    0
    217
    697KB
    2020-07-16
    9
  • Dijkstra最短路径.zip

    Dijkstra算法算是贪心思想实现的,首先把起点到所有点的距离存下来找个最短的,然后松弛一次再找出最短的,所谓的松弛操作就是,遍历一遍看通过刚刚找到的距离最短的点作为中转站会不会更近,如果更近了就更新距离,这样把所有的点找遍之后就存下了起点到其他所有点的最短距离。

    0
    72
    724KB
    2020-07-16
    9
  • 签到新秀

    累计签到获取,不积跬步,无以至千里,继续坚持!
  • 分享精英

    成功上传11个资源即可获取
  • 分享达人

    成功上传6个资源即可获取
  • 分享学徒

    成功上传1个资源即可获取
  • 分享小兵

    成功上传3个资源即可获取
关注 私信
上传资源赚积分or赚钱