下载首页 / hyhop150 的资源

  • 16位单周期CPU设计_1

    使用Verilog实现16位单周期CPU，并且进行PCPU的软件仿真 之前上传的那个是32位的，传错了不好意思

    0
    663
    8KB
    2018-06-01
    48

  • ROS 导航的初步实现

    使用ROS系统模拟现实模型进行导航

    4
    1119
    19KB
    2016-06-12
    35

  • ROS SmartCar Simulation

    ROS自定义模型和仿真

    4
    108
    17KB
    2016-05-25
    9

  • 带有缓存的流水线CPU设计

    使用Verilog实现带有缓存的16位5级流水线CPU设计

    5
    362
    1.89MB
    2016-05-18
    10

  • 16位5级流水线CPU设计

    使用Verilog实现16位5级流水线CPU设计

    1
    877
    2.34MB
    2016-05-17
    14

  • 16位单周期CPU设计

    使用Verilog实现16位单周期CPU的设计

    5
    348
    826KB
    2016-05-17
    50

  • VGA设计（Verilog）

    使用Verilog设计VGA驱动，使开发板能连接VGA接口显示器并且显示定义的内容

    3
    140
    1.46MB
    2016-04-27
    9

  • 秒表计时器（Verilog）

    使用Verilog在开发板上模拟计时器的实现

    1
    3738
    1.56MB
    2016-04-27
    46

  • 自动贩卖机（Verilog，多按钮）

    使用Verilog设计Mealy状态机，实现自动贩卖机的运行系统设计，在这里，使用了多个按钮控制输入，分别表示各个币种的投币过程

    0
    1185
    689KB
    2016-04-27
    48

  • 自动贩卖机（Verilog）

    使用Verilog设计Mealy状态机，实现自动贩卖机的运行系统设计

    0
    2695
    683KB
    2016-04-26
    48
hyhop150
码龄9年
暂无认证

  • 笔耕不辍

    累计1年每年原创文章数量>=20篇

  • 分享精英

    成功上传11个资源即可获取

  • 持续创作

    授予每个自然月内发布4篇或4篇以上原创或翻译IT博文的用户。不积跬步无以至千里，不积小流无以成江海，程序人生的精彩需要坚持不懈地积累！
关注 私信
上传资源赚积分or赚钱