• 基于FPGA的循环冗余校验

    本程序是用verilog VHDL语言写的用并行的方法实现CRC码的生成,并且已经在modelsim10.1上仿真验证,在BASYS3上实现!

    0
    153
    955KB
    2015-09-01
    16
  • 分享学徒

    成功上传1个资源即可获取
关注 私信
上传资源赚积分or赚钱