Verilog写的Turbo码

通过编码、信道模拟和解码，实现Verilog语言实现Turbo码。

AES加密源码

适用于modelsim仿真的aes算法源码，可以通过仿真波形查看加密结果。可以通过添加引脚约束，从而在FPGA板子上实现。