Verilog 实现的DSP

Verilog 实现的dsp，包含testbench，经过测试

基于 DNSPod 用户 API 实现的纯 Shell 动态域名客户端

IPv4 优先适配网卡地址，无法获得合法外网地址则从第三方接口获取地址，依然失败则使用DNSPod接口自动更新 IPv6 优先适配网卡地址，无法获得合法外网地址则从第三方接口获取地址，依然失败则退出

jpeg-ls算法matlab实现

jpeg-ls算法的matlab实现，可以压缩8bit图片，已经过测试，程序没用问题

verilog-pcie-master.zip

Collection of PCI express related components. Includes PCIe to AXI and AXI lite bridges and a flexible, high-performance DMA subsystem. Currently supports operation with several FPGA families from Xilinx and Intel.

Collection of AXI4 and AXI4 lite bus components.

Introduction Collection of AXI4 and AXI4 lite bus components. Most components are fully parametrizable in interface widths. Includes full cocotb testbenches that utilize cocotbext-axi.

基于APB的uart_ip核设计与验证

ic设计验证，apb uart

apb_uart_uvm_env

apb_uart uvm验证项目

数字ic设计 QSPI module设计 QSPI for flash AHB AXI

QSPI for SOC 连接AHB总线和AXI总线 6线spi 设计验证全流程 模块分为三层，相互独立，自定义时钟及相位

IC验证 uvm验证平台，包含dpi、寄存器模型、断言、覆盖率等功能，dut覆盖率100%

DUT为倍数放大模型，模型功能正常，带有可选择的BUG。 reference model使用包含C和C++两种，通过dpi和SV通信。 包含完整的VUM验证组件。

数字芯片验证 uvm 含有dpi

完整的uvm验证用例 DUT为一个输入输出都打拍的乘法器，包含driver、agent、env、reference model、scoreboard、sequence等组件