verilog hdl 硬件描述语言
功能:对输入时钟clock进行F_DIV倍分频后输出clk_out。 5 //其中F_DIV为分频系数,分频系数范围为1~2^n (n=F_DIV_WIDTH) 6 //若要改变分频系数,改变参数F_DIV或F_DIV_WIDTH到相应范围即可。 7 //若分频系数为偶数,则输出时钟占空比为50%; 8 //若分频系数为奇数,则输出时钟占空比取决于输入时钟占空比和分
功能:对输入时钟clock进行F_DIV倍分频后输出clk_out。 5 //其中F_DIV为分频系数,分频系数范围为1~2^n (n=F_DIV_WIDTH) 6 //若要改变分频系数,改变参数F_DIV或F_DIV_WIDTH到相应范围即可。 7 //若分频系数为偶数,则输出时钟占空比为50%; 8 //若分频系数为奇数,则输出时钟占空比取决于输入时钟占空比和分
机械开关按下时机械触点接触不可靠,在动作初期会产生多次抖动,从而对其后的电路形成多次输入 ,有可能使电路输出不正确。因此有必要设计一个按钮消抖电路,将抖动屏蔽掉