DDR_PHY_Interface_Specification_v4_02.pdf

DDR PHY Interface 2018年版本的内容，希望对你有价值，一起学习一起研究一起进步

python网络爬虫实战test

共享资源，降低分享的分数，使得大家都有的份，有的看。。。 祝大家都可以学习的很充分。。。

Verilog HDL 浮点数除法器设计

浮点数的除法器设计，资料真的非常好，我做除法器的时候就是参考这本书的

FPGA design book

我个人认为对于出学习FPGA，认识和了解FPGA这本书是非常好的……

QAM的Simulink仿真

这个资源是一个QAM是为十六的正交幅度调制信号的Mdl文件，请你思考清楚了再下载免得浪费时间

RLS_code源代码

就是一个RLS代码的Matlab文件 请你思考好了再下载，免得浪费时间