adf4351配置程序，xilinx平台，只需要更改寄存器内容就ok

adf4351配置程序，Verilog源码 配置时钟100M，复位低有效，复位完成后给一个start信号即可，脉冲或者长高都可 上板验证过很多次，操作简单方便

9600波特率串口发送Verilog原码

9600波特率串口发送Verilog原码 输入为50MHz时钟，复位(低有效)，1字节数据din,字节有效指示信号din_vld， 输出为串口单bit输出信号dout

9600波特率串口接收Verilog原码

9600波特率串口接收数据Verilog原码 输入为50MHz的时钟，复位(低有效)，串口输入信号 输出为1个字节的完整的数据，数据有效指示信号