• ildasm2.0破解工具

    ildasm2.0破解工具 用来破解.net程序

    0
    29
    129KB
    2013-09-24
    2
  • Codewarrior HCS12 V5.1 license

    文件说明: 1.IDE.exe是CodeWarrior v5.1 special的主程序,进行了图标替换,美化其主程序和关联文件图标 2.MyCodeWarriorComponent是一些调试时很有用的组件,v5.1所没有的仿真组件(比如LCD,Io_led,IT_keyboard)在该目录下 3.license.dat是special版本授权文件,v4.6,v5.0,v5.1下都可以用 4.CW12_V4_6_1_XS128_Debugger_Patch用于添加v4.6版本对于MC9S12XS128系列的支持

    5
    1433
    4.98MB
    2013-06-08
    50
  • Android反编译工具包(升级)

    Android反编译工具包,内含图形和命令两种反编译方式,命令支持windows和linux平台,亲测验证成功!详见博客:Android APK反编译详解(附图) http://blog.csdn.net/sunboy_2050/article/details/6727581

    5
    61
    26.35MB
    2013-05-28
    3
  • VC++深入详解 源代码

    VC++深入详解 源代码

    5
    28
    1.68MB
    2013-01-15
    0
  • MATLAB使用手册中文版

    MATLAB使用手册中文版,设置积分的都不要脸

    4
    148
    13.62MB
    2013-01-10
    36
  • 高速时间交错ADC 数字校准

    Comprehensive Digital Correction of Mismatch Errors for a 400-Msamples/s 80-dB SFDR Time-Interleaved Analog-to-Digital Converter Abstract—Comprehensive digital calibration of a high-speed and high-resolution time-interleaved analog-to-digital converter (TIADC) is described. A channel transfer function, which incorpo- rates all linear errors between analog input and digital output, is measured for each channel by applying a series of sinusoids. A set of finite-impulse response (FIR) filters designed by the weighted least squares principle provides frequency-dependent mismatch correction so that the spurious-free dynamic range (SFDR) is no longer limited by channel mismatches. A four-channel TIADC prototype with 14-bit resolution and 400-MHz aggregate sampling rate was built to verify the proposed correction method. Uncali- brated SFDR was below 50 dB. After mismatch correction with 61-tap FIR filters, 80 dB of SFDR was achieved up to 175 MHz of input frequency.

    0
    170
    665KB
    2013-01-09
    18
  • 高速ADC系统综述

    介绍了7种adc系统的结构,基本原理,采样速率和分辨率。

    0
    149
    595KB
    2013-01-09
    9
  • 基于FPGA高速并行采样技术的研究

    介绍一种基于四通道 ADC 的高速交错采样设计方法以 及在 FPGA 平台 上的实 现。着重 阐述四通 道高速 采样 时钟的设计与实现、高速数据的同步接收以及采样 数据的 校正算 法。实验及 仿真结 果表明, 同 步数据 采集的结 构设计 和预 处理算法, 能良好抑制并行 ADC 输出 信号因相位偏移、时钟抖动等造成的失配误差。 关键词: 交错采样; 高速采样时钟; 同步接收 ; 信号处理

    0
    212
    443KB
    2013-01-09
    9
  • 多片ADC并行采集系统的误差时域测量与校正

    多片ADC并行采集系统的误差时域测量与校正;多片ADC并行采集系统的误差时域测量与校正

    0
    87
    274KB
    2013-01-09
    0
  • 在RichTextBox中显示RTF格式文件

    本案例介绍了在RichTextBox中显示RTF格式文件

    5
    81
    47KB
    2013-01-05
    2
  • 签到新秀

    累计签到获取,不积跬步,无以至千里,继续坚持!
关注 私信
上传资源赚积分or赚钱