基于verilog的fir滤波器设计
该模块实现的是8阶对称系数的并行fir滤波器设计。
4
453
3KB
2012-12-25
12