外部存储器接口（External Memory Interface, EMIF）RTL设计 - verilog

FPGA作为EMIF的Slave端，EMIF接口的RTL设计 外部存储器接口（External Memory Interface, EMIF）主要用来同并行存储器连接，这些存储器包括SDRAM、SBSRAM、Flash、SRAM存储器等 还可以同外部并行设备进行连接，包括并行A/D、D/A转换器、具有异步并行接口的专用芯片，并可以通过EMIF同FPGA、CPLD等连接。 EMIF接口可根据不同的存储器类型使用不同的接口信号。对于FPGA而言，可看作是DSP的一种外部存储器，进行通信。

基于二叉加法树的流水乘法器IP设计

基于二叉加法树结构，使用RTL实现有无符号数任意位宽数据的流水乘法运算

基于Paper-Pencil Division Algorithm的除法器IP设计 - verilog

将手动除法过程转化为RTL代码，可实现有无符号定点数的除法运算，并且流水周期可配置。 最终输出结果可选为商+余数和小数商的形式。

IEEE754标准 四则运算模块设计 - verilog

基于APB接口，可实现IEEE754标准下的两个输入的加、减、乘、除运算，且可对流水周期进行配置。