CoolRunner-II

CoolRunner-II器件的使用双沿触发寄存器 在CoolRunner-II器件中每个宏单元的触发器都具有双沿触发(DET)的功能，这个特性可以进一步提高器件的资源利用率和可靠性，有效地降低器件的功耗。因为寄存器采用双沿触发后可以使器件的时钟信号频率降低一半，从而...

评级：0 浏览量：81 收藏量：0 资源大小：27KB 上传时间：2021-01-19

CoolRunner-II实现IrDA和UART功能描述 IrDA Version 1.O标准可以支持115.2 Kb/s数龆遮率，IrDA Version 2.0可以支铪到4 Mb/s数据速率 本设计符合 IrDA Version1.0标准，支持115.2 Kb/s数据速率。 IrDA协议包括3个部分，即物理层、链路接入层和链路管理层...

评级：0 浏览量：184 收藏量：0 资源大小：132KB 上传时间：2020-11-17

通信与网络中的CoolRunner-II器件功能描述 无线收发器包括接收器和发送器，发送器将发送文本信息“CooLrunnEr”，此信息被显示在发送器和接收器的LCD屏上。无线通信模块由RF Monothilics Inc.公司生产的RF模块DR3000实现，它是一个适低功耗应用RF模块，支持...

评级：0 浏览量：65 收藏量：0 资源大小：26KB 上传时间：2020-11-17

CoolRunner-II实现串行ABC功能描述接口 本设计是用CoolRunner2 CPLD实现串行ADO控制器，系统框图如图所示。其中串行ADC为TI的ADS7870，可以配置为8通道单端模式或4通道差分模式。本设计为8通道单端模式，SRAM为Toshiba的TC55V400AFT，用来存储ADC转换结果...

评级：0 浏览量：90 收藏量：0 资源大小：63KB 上传时间：2020-11-17

CoolRunner-II　CPLD设计 (1)工作流程　CPLD控制ADC初始化并读回12位转换结果，将其解串为16位存储在SRAM中。此过程由两个状态机实现，如图1所示。　CPLD配置ADC内部每一个寄存器，紧接着一个“Direct Mode”命令开始对一个指定的输入通道...

评级：0 浏览量：146 收藏量：0 资源大小：413KB 上传时间：2020-11-17

CoolRunner-II器件的使用设计工具完成方式 在CooLRunner-II器件中，任何一个输入/输出引脚都可以配置成参考电源(VREF)的输入引脚，这个特性为产品的设计及升级提供了非常便利的条件。参考电源的输入引脚可以通过设计工具自动完成，也可以采用手动方式实现。...

评级：0 浏览量：68 收藏量：0 资源大小：36KB 上传时间：2021-01-19

CoolRunner-II器件的使用频率合成 CoolRunner-II的频率合成(CoolCLOCK)技术利用分频器模块和双沿触发器实现多种频率的组合输出，并且能够降低器件的功耗。由于时钟分频器模块的时钟输入只能在GCK2输入，因此CoolCLOCK功能也只有一个时钟输入端，并且...

评级：0 浏览量：63 收藏量：0 资源大小：25KB 上传时间：2021-01-19

CoolRunner-II器件的输出漏极开路（Open Drain） CoolRunner-II器件的每个输出信号可以被设置成高阻态，以便应用于总线的系统设计中。每个输出引脚的三态控制端都是独立的，可以是组合逻辑、寄存器及外部输入引脚等。该功能的属性设置如下。 (1)约束文件(UCF)　...

评级：0 浏览量：155 收藏量：0 资源大小：26KB 上传时间：2021-01-19

CoolRunner-II器件的时钟分频器模块 在CoolRunner-Ⅱ器件中，嵌入了时钟分频器(Clock Dividr)模块(XC2C128以⊥的器件)，如图1所示．该佼块为独立的硬核，不占用器件中的宏单元，分频系数为2、4、6、8 lO 12、占空比为50％且延迟非常小(典型值为50 ps)。...

评级：0 浏览量：115 收藏量：0 资源大小：111KB 上传时间：2020-11-17

EDA/PLD中的CoolRunner-II器件的使用设计工具完成方式 在CooLRunner-II器件中，任何一个输入/输出引脚都可以配置成参考电源(VREF)的输入引脚，这个特性为产品的设计及升级提供了非常便利的条件。参考电源的输入引脚可以通过设计工具自动完成，也可以采用手动方式实现。...

评级：0 浏览量：84 收藏量：0 资源大小：37KB 上传时间：2020-11-17

CoolRunner-II器件的宏单元Macrocell 在CoolRunner-II器件的每个功能块中有16个独立的宏单元，每个宏单元由触发器、多路选择器及时钟资源等构成，如图1所示。 　图1 CoolRunner-II宏单元结构　宏单元中的触发器可以构成普通的触发器、锁存器和双沿...

评级：0 浏览量：103 收藏量：0 资源大小：143KB 上传时间：2021-01-19

CoolRunner-II直接模式 一次ADC转换可以通过一个直接模式命令启动，在此模式下一个8位指令被传输，直接模式命令指定了输入通道和PGA增益。之后，ADS7870将进行一次转换。转换结果将被写入寄存器0或寄存器1，并且可以通过寄存器读模式访问此...

评级：0 浏览量：61 收藏量：0 资源大小：24KB 上传时间：2020-11-17

EDA/PLD中的CoolRunner-II器件的SHIFT_ENABLE模块 SHIFT_ENABLE逻辑模块增加状态变量以改变状态，并且发LOAD_DATA_H使能信号来更新SHIFT_COUNT寄存器内容，其框图如图所示。TRANS_BETWEEN_COUNT决定状态之间的间隔时间，TRANS_CUNT控制状态之间的传输次数。...

评级：0 浏览量：136 收藏量：0 资源大小：59KB 上传时间：2020-11-17

EDA/PLD中的CoolRunner-II器件的多乘积项传输延迟 这种传输模型比单个乘积项传输模型要复杂一些，需要计算其他乘积项的延迟之和TLOGI2。乘积项可以为2～56（不经过AIM）。如图所示为从A脚到B脚，经过多乘积项后的传输模型。 　如图 经过多乘积项后的传输模型　...

评级：0 浏览量：91 收藏量：0 资源大小：52KB 上传时间：2020-11-17

CoolRunner-II器件的内部互连矩阵 在CoolRunner-II器件中，内部互连矩阵（Advanced Interconnect Matrix，AIM）用于CPLD内部功能模块之间的高速连接，可为每个功能模块提供40个数据输入通道及16个全局控制信号。此外，每个功能模块中的16个宏单元各自...

评级：0 浏览量：53 收藏量：0 资源大小：74KB 上传时间：2021-01-19

CoolRunner-II寄存器模式 在寄存器模式下，传输到ADO的第1个字节指定特殊寄存器地址，读/写操作类型和8或16位操作模式。之后，8/16位数据开始传输。写操作时，数据从DIN写入；读操作时，数据从DOUT读出。　CS在串行接口使能期间保持为低。...

评级：0 浏览量：73 收藏量：0 资源大小：24KB 上传时间：2020-11-17

CoolRunner-II器件的输入/输出模块 与其他厂家的CPLD相比，CoolRunner-II器件的输入/输出特性包括速度、功耗及接口标准等方面都有较大的改进和提高，特别是至少两个Bank的分块结构(借鉴了FPGA的IOB结构)极大地提高了系统设计的灵活性。每个块有自己...

评级：0 浏览量：87 收藏量：0 资源大小：243KB 上传时间：2021-01-19

CoolRunner-II　IrDA部分接口 该部分如图1所示，其中TXD、RXD与UART模块的SOUT和SIN相连，16XCLK为系统时钟，IRTXD和IRRXD分别为3/16的R发送与接收脉冲，这两个信号与LED驱动器相连。 　图1 IrDA HDL框图　IRTXD首先保持7个16XCLK的宽度为低，...

评级：0 浏览量：63 收藏量：0 资源大小：90KB 上传时间：2020-11-17

CoolRunner-II器件使用施密特触发器 CoolRunner-II器件中的每个输入/输出脚都具有施密特触发器(Schmitt Trigger)的功能，并可提供500 mV的磁滞范围。该功能除了能够有效地抑制噪声和用于模拟信号的接收之外，还可用于RC振荡回路，为系统提供灵活和廉价...

评级：0 浏览量：90 收藏量：0 资源大小：29KB 上传时间：2021-01-19

CoolRunner-II器件的时序模型描述 Coo1Runner-Ⅱ器件外部信号从引脚进入器件后通过输入/输出模块级内部互连矩阵AIM从AIM...　如图 CoolRunner-II的时序模型 　如图中各个延迟参数及其说明如表所示。 　如表 CoolRunner-II各个延迟参数及其说明 　:

评级：0 浏览量：60 收藏量：0 资源大小：222KB 上传时间：2021-01-19

CoolRunner-II器件的逻辑结构 器件的工作速度利灵活的内部结构往往是设计者在选择器件时非常关心的因素，这些因素完全取决于逻辑器件的内部结构．CPLD的拓扑结构通常是一和“粗颗粒”的总线形式，即由较大逻辑块结构、内部互连总线、输入/输出...

评级：0 浏览量：62 收藏量：0 资源大小：93KB 上传时间：2021-01-19

CoolRunner-II　UART部分接口 1．UART接口部分　如图1所示为UART接口框图，其中并行数据总线为8位，输出SOUT可以设置奇偶校验。 　如图1 UART接口框图　SOUT输出格式如图2所示。  　如图2 SOUT输出格式　(I)UART发送逻辑 UART发送逻辑...

评级：0 浏览量：136 收藏量：0 资源大小：285KB 上传时间：2020-11-17

CoolRunner-II器件的使用时钟分频器 CoolRunner-II器件在XC2C128(128个宏单元)以上的器件内嵌入了一个时钟分频器模块，该模块具有两个控制输入脚，即GCK2(全局时钟输入脚)和CDRST(外部同步复位脚)；两个延迟控制位用于设置当复位信号撤销后，是否需要...

评级：0 浏览量：100 收藏量：0 资源大小：30KB 上传时间：2021-01-19

EDA/PLD中的CoolRunner-II器件的宏单元Macrocell 在CoolRunner-II器件的每个功能块中有16个独立的宏单元，每个宏单元由触发器、多路选择器及时钟资源等构成，如图1所示。 　图1 CoolRunner-II宏单元结构　宏单元中的触发器可以构成普通的触发器、锁存器和双沿...

评级：0 浏览量：164 收藏量：0 资源大小：118KB 上传时间：2020-11-17

CoolRunner-II器件的应用门控功能 而在CoolRunner-II总线应用时，有时并不需要访问总线。在这些情况下，可以利用门控(DataGATE)功能将这些信号输入脚暂时关闭，从而降低器件的功耗。DataGATE的另一个应用是器件的热插入(Hot Plug)。 如果需要使用该...

评级：0 浏览量：45 收藏量：0 资源大小：31KB 上传时间：2021-01-19

CoolRunner-II器件的设置输入/输出标准 CoolRunner-II系列XC2C128以上的器件支持多种接口标准，器件的默认参数为LVTTL。如果需要改变，必须通过属性来控制，也可以通过ISE 10设计工具的全局约束界面来设置。该功能的属性设置如下。　(1)约束文件(UCF)　...

评级：0 浏览量：104 收藏量：0 资源大小：30KB 上传时间：2020-11-17

CoolRunner-II器件的Keeper（维持）功台旨 CoolRunner-II的输入/输出模块不仅具有终端调整(Keeper和Pullup)功能，而且可以支持多种接口标准。这些功能需要通过属性的设置才能被启用，并仅影响指定的输入／输出引脚。通常情况下，CoolRunner-II器件并不启用...

评级：0 浏览量：76 收藏量：0 资源大小：32KB 上传时间：2021-01-19

CoolRunner-II器件的设计范例及其实现 设计Smart Card读卡器使用Advanced Card System ACOS1，这是一种基于微处理器的卡。卡中的信息包括姓名、性别、状态、年龄和银行收支，性别、状态和年龄被编码在同一个记录中。 TS设置为正向模式，格式字符和接口...

评级：0 浏览量：55 收藏量：0 资源大小：330KB 上传时间：2021-01-19

CoolRunner-II器件的单个乘积项传输延迟 　CoolRunner-II器件为单个乘积项逻辑提供快速的路径TPD，在这种单个乘积项结构中，“或”队列(OR team)被旁路，乘积项利用PTC直接送入宏单元。该传输结构如图所示。 　如图 单个乘积项传输结构　:

评级：0 浏览量：53 收藏量：0 资源大小：57KB 上传时间：2021-01-19

CoolRunner-II　ADS787O接口 ADS7870有4个串行接口，即SCLK、DOUT、DIN和CS，如图1所示，可以方便地与CPLD或微控制器接口。 　图1 ADC与CPLD的串行接口　将RISE/FALL引脚拉高，ADC串行接口在SCLK为低时数据有效；为1时锁存数据。...

评级：0 浏览量：90 收藏量：0 资源大小：70KB 上传时间：2020-11-17

CoolRunner-II器件的手动完成方式 在手动设置时需注意参考电源(VREF)引脚的设置规则，这一步在自动设置中是由设计工具完成的。在了解了设置规则后，设计流程与自动设置基本相同。　设置规则如下。　(1)只有在XC2Cl28以上的器件中才提供SSTL2-1、SSTL3...

评级：0 浏览量：44 收藏量：0 资源大小：38KB 上传时间：2021-01-19

工业电子中的CoolRunner-II器件的功能描述 Smart Card读卡器不同于基于软件的读卡器，用CoolRunner-II实现的是一个硬件方案。Smart Card是一个信用卡大小的卡片，其中具有微控制器和存储器，被用做身份验证及财政管理等。Smart Card的作用就像一台小型计算机...

评级：0 浏览量：72 收藏量：0 资源大小：96KB 上传时间：2020-11-17

EDA/PLD中的CoolRunner-II器件的高级内部互连矩阵 在CoolRunner-II器件中，高级内部互连矩阵（Advanced Interconnect Matrix，AIM）用于CPLD内部功能模块之间的高速连接，可为每个功能模块提供40个数据输入通道及16个全局控制信号。此外，每个功能模块中的16个宏单元...

评级：0 浏览量：83 收藏量：0 资源大小：61KB 上传时间：2020-11-17

EDA/PLD中的CoolRunner-II器件的应用门控功能 而在CoolRunner-II总线应用时，有时并不需要访问总线。在这些情况下，可以利用门控(DataGATE)功能将这些信号输入脚暂时关闭，从而降低器件的功耗。DataGATE的另一个应用是器件的热插入(Hot Plug)。 如果需要使用该...

评级：0 浏览量：94 收藏量：0 资源大小：32KB 上传时间：2020-11-17

EDA/PLD中的CoolRunner-II器件的时序模型描述 Coo1Runner-Ⅱ器件外部信号从引脚进入器件后通过输入/输出模块级内部互连矩阵...　如图 CoolRunner-II的时序模型 　如图中各个延迟参数及其说明如表所示。 　如表 CoolRunner-II各个延迟参数及其说明 　来源:ks99

评级：0 浏览量：97 收藏量：0 资源大小：181KB 上传时间：2020-11-17

CoolRunner-II器件的设计范例和实现 此设计的接收逻辑在XC2C256-7TQG144C中实现，资源使用情况如表1所示。 　表1 接收逻辑XC2C256-7TQG144C使用的资源情况 　发送逻辑在XC2C128-7TQGl44C中实现，资源使用情况如表2所示。源代码及测试程序可从Xi1inx...

评级：0 浏览量：81 收藏量：0 资源大小：61KB 上传时间：2020-11-17

CoolRunner-II实现IrDA和UART设计 如图所示为UART IrDA系统框图，其中16倍的时钟来源于外部分立器件或UART接口。 　如图 UART IrDA系统框图　本设计中提供的Verilog源程序包括了UART的发送模块和接收模块，发送数据和接收数据通过一个8位的并行口...

评级：0 浏览量：119 收藏量：0 资源大小：71KB 上传时间：2020-11-17

CoolRunner-II器件的SHIFT_ENABLE模块 SHIFT_ENABLE逻辑模块增加状态变量以改变状态，并且发LOAD_DATA_H使能信号来更新SHIFT_COUNT寄存器内容，其框图如图所示。TRANS_BETWEEN_COUNT决定状态之间的间隔时间，TRANS_CUNT控制状态之间的传输次数。...

评级：0 浏览量：74 收藏量：0 资源大小：65KB 上传时间：2021-01-19

CoolRunner-II器件的DISPLAY_COUNT模块 DISPLAY_COUNT模块框图如图所示，此逻辑模块控制状态与状态之间的时间间隔及LCDCOM信号。STATE_COUNT累加，然后输出一个SWITCH_EN_H信号，此信号使能SHIFT_ENABLE模块从而改变状态（发送新的数据）。...

评级：0 浏览量：72 收藏量：0 资源大小：63KB 上传时间：2021-01-19

EDA/PLD中的CoolRunner-II器件使用施密特触发器 CoolRunner-II器件中的每个输入/输出脚都具有施密特触发器(Schmitt Trigger)的功能，并可提供500 mV的磁滞范围。该功能除了能够有效地抑制噪声和用于模拟信号的接收之外，还可用于RC振荡回路，为系统提供灵活和廉价...

评级：0 浏览量：109 收藏量：0 资源大小：30KB 上传时间：2020-11-17

CoolRunner-II CPLD Family CoolRunner-II CPLD Family CoolRunner-II CPLD Family

评级：0 浏览量：130 收藏量：0 资源大小：445KB 上传时间：2011-04-05

EDA/PLD中的CoolRunner-II器件的输入/输出模块 与其他厂家的CPLD相比，CoolRunner-II器件的输入/输出特性包括速度、功耗及接口标准等方面都有较大的改进和提高，特别是至少两个Bank的分块结构(借鉴了FPGA的IOB结构)极大地提高了系统设计的灵活性。每个块有自己...

评级：0 浏览量：114 收藏量：0 资源大小：192KB 上传时间：2020-11-17

CoolRunner-II器件的寄存器作为输入寄存器的路径 CoolRunner-II器件的特点之一是可以将宏单元中的寄存器映射到输入引脚，作为输入寄存器使用，从而缩短信号的建立时间。如图所示为该传输模型的时序模型。 　如图 直接输入寄存器路径的时序模型　来源:ks99

评级：0 浏览量：101 收藏量：0 资源大小：55KB 上传时间：2020-11-17

CoolRunner-II器件的宏单元驱动输出使能 CoolRunner-II器件允许用宏单元作为全局输出使能驱动信号，宏单元的输出送给4个全局布线GTS(3:0)中的一个，如图所示。 　如图 宏单元用于输出使能驱动的时序模型　来源:ks99

评级：0 浏览量：39 收藏量：0 资源大小：70KB 上传时间：2020-11-17

EDA/PLD中的CoolRunner-II器件的使用频率合成 CoolRunner-II的频率合成(CoolCLOCK)技术利用分频器模块和双沿触发器实现多种频率的组合输出，并且能够降低器件的功耗。由于时钟分频器模块的时钟输入只能在GCK2输入，因此CoolCLOCK功能也只有一个时钟输入端，并且...

评级：0 浏览量：76 收藏量：0 资源大小：26KB 上传时间：2020-11-17

CoolRunner-II器件的简单的寄存器路径 如图所示为输入信号经过乘积项之后到达寄存器，而寄存器的时钟为全局时钟输入信号，因此这种模型只需考虑寄存器的建立和保持时间。 　如图 简单的寄存器路径时序模型　来源:ks99

评级：0 浏览量：60 收藏量：0 资源大小：65KB 上传时间：2020-11-17

CoolRunner-II器件的接收器模块设计 接收器模块框图如图1所示，RX引脚串行接收数据，每个时钟移一位到一个3位的移位寄存器RXIN中。当RXIN的最低位检测到一个边沿(逻辑1)时，则使能一个计数器。这个计数器计数到大约位周期的3/4时采样一个数据(理想状况...

评级：0 浏览量：93 收藏量：0 资源大小：156KB 上传时间：2020-11-17

CoolRunner-II器件的SHIFT_OUT模块 SHIFT_OUT模块发送TX_DATA到TX_MODULE模块以开始一次传输过程，LOAD_DATA_H信号使能SHIFT_OUT模块装入当前数据，此模块的框图如图所示。 　如图 SHIFT_OUT模块框图　来源:ks99

评级：0 浏览量：71 收藏量：0 资源大小：55KB 上传时间：2020-11-17

CoolRunner-II　UART和IrDA设计范例的实现 ART和IrDA设计可以在内核电压1.8V，具有128个宏单元的器件CoolRunner2(XC2C128-TQG144C)中实现，并且提供了ISE环境下的源码及Testbench文件。　逻辑资源使用情况如表所示，剩余的资源可以实现用户逻辑。 　如表　...

评级：0 浏览量：127 收藏量：0 资源大小：254KB 上传时间：2021-01-19

EDA/PLD中的CoolRunner-II器件的Keeper（维持）功台旨 CoolRunner-II的输入/输出模块不仅具有终端调整(Keeper和Pullup)功能，而且可以支持多种接口标准。这些功能需要通过属性的设置才能被启用，并仅影响指定的输入／输出引脚。通常情况下，CoolRunner-II器件并不启用...

评级：0 浏览量：160 收藏量：0 资源大小：33KB 上传时间：2020-11-17