CRC并行

本专辑为您列举一些CRC并行方面的下载的内容,crc8并行verilog、16位crc并行编解码电路设计等资源。把最新最全的CRC并行推荐给您,让您轻松找到相关应用信息,并提供CRC并行下载等功能。本站致力于为用户提供更好的下载体验，如未能找到CRC并行相关内容，可进行网站注册，如有最新CRC并行相关资源信息会推送给您。

阅读全文

CRC并行

: 第8关：16位CRC并行编解码电路设计.txt 第8关：16位CRC并行编解码电路设计.txt hgchgchgchgchgchgcghcghchjgjhmknlk
评级：0 浏览量：3026 收藏量：5 资源大小：605KB 上传时间：2020-06-11

: crc并行计算_64位并行_matlab文件使用以太网 crc-32 标准进行计算包含的函数子模块有：随机产生64位0,1向量、32位/64位2进制数据转16进制、1个64位并行计算矩阵等
评级：0 浏览量：320 收藏量：0 资源大小：6KB 上传时间：2020-04-23

: crc并行串行设计的代码仿真 crc校i验的设计文档，包括了工具的使用crc8的并行串行设计代码和仿真
评级：0 浏览量：55 收藏量：0 资源大小：1.41MB 上传时间：2021-02-02

: tb_crc_crcverilog_crc并行verilog_crc_Verilogcrc_ 并行CRC计算的Verilog实现，使用modelsim10.6d仿真。
评级：0 浏览量：93 收藏量：0 资源大小：59KB 上传时间：2021-10-03

: crc.rar_14443_VHDL RFID_crc_crc 并行_crc-12 crc的原理以及格式，和并行crc的代码．另外一个是rfid的协议标准
评级：0 浏览量：27 收藏量：0 资源大小：324KB 上传时间：2022-09-22

: crc.zip_crc 并行_generate crc_vhdl crc_循环冗余校验并行循环冗余校验码的生成模块和检验模块，quartus仿真
评级：5 浏览量：51 收藏量：0 资源大小：1.03MB 上传时间：2022-07-13

: 并行CRC生成verilog源码 并行CRC产生工具，产生并行CRC的verilog源码，只需输入多项式与数据位宽，即可产生所需的并行CRC源码
评级：0 浏览量：150 收藏量：0 资源大小：135KB 上传时间：2022-07-31

: CRC.zip_Verilog crc_crc_crc verilog_crc_8 verilog_crc并行校验 crc校验的程序,关于crc的校验程序，8位转化为8位的并行算法，使用verilog编写的
评级：0 浏览量：80 收藏量：0 资源大小：6KB 上传时间：2022-07-15

: 基于Verilog的CRC并行实现.pdf 基于Verilog的CRC并行实现,可并行实现8bit crc运算
评级：0 浏览量：322 收藏量：1 资源大小：239KB 上传时间：2013-11-01

: 一种CRC并行计算原理及实现方法1 一、引言循环冗余校验码简称为循环冗余码或 CRC 码 (Cyclic Re2dundancy Check) ,是一种检出概率高、且易于用硬件实现的检错码. CR
评级：0 浏览量：66 收藏量：0 资源大小：159KB 上传时间：2022-08-03

: 基于逻辑设计的高速CRC并行算法研究及其FPGA实现这是一篇关于基于逻辑设计的高速CRC并行算法的研究，关于信道的。用FPGA实现
评级：0 浏览量：123 收藏量：0 资源大小：263KB 上传时间：2018-12-04

: 基于FPGA的CRC并行算法研究与实现.pdf 基于FPGA的CRC并行算法研究与实现.pdf
评级：0 浏览量：66 收藏量：0 资源大小：326KB 上传时间：2021-07-13

: CRC 并行计算代码提过CRC并行计算的代码，源程序。并有慢速，快速CRC的比较
评级：0 浏览量：75 收藏量：0 资源大小：3KB 上传时间：2010-03-02

: 并行CRC算法的实现方法 并行CRC算法的实现方法
评级：0 浏览量：698 收藏量：0 资源大小：208KB 上传时间：2017-07-01

: 一种新型大容量电力电子通信中16位CRC并行算法.pdf 验用CRC16～16并行算法，CRC代码的产生和校验无需时序控制信号，运行速度快，解决了字节型CRC16并行算法所存在的时序控制复杂、控制信号多的缺点。实验结果验证了该算法的有效性、正确性和可行性。
评级：0 浏览量：179 收藏量：0 资源大小：289KB 上传时间：2019-09-15

: CRC的verilog代码根据多项式进行CRC计算，串行CRC，每个时钟计算8bit。用户可根据需要的多项式自行进行更改。
评级：1 浏览量：1255 收藏量：0 资源大小：2KB 上传时间：2016-06-08

: 并行CRC在FPGA上的实现循环冗余码校验CRC（Cyclic Redundancy Check）广泛用于通讯领域和数据存储的数据检错。...采用超前位计算实现CRC在FPGA上的并行运算，通过实际应用证明该算法能有效实现硬件的速度与资源合理平衡。
评级：0 浏览量：322 收藏量：0 资源大小：478KB 上传时间：2021-01-31

: verilog实现的以太网并行crc校验 verilog实现的并行crc校验。公式为1+x^1+x^2+x^4+x^5+x^7+x^8+x^10+x^11+x^12+x^16+x^22+x^23+x^26+x^32
评级：3 浏览量：2518 收藏量：2 资源大小：6KB 上传时间：2018-08-27

: crc16_d8，并行CRC16程序输入为8bits的CRC16并行处理程序，poly:x^16+x^12+x^5+1;程序考虑了输出反转和输出异或的情况，可酌情选择输出
评级：0 浏览量：236 收藏量：0 资源大小：3KB 上传时间：2020-06-18

: 4位并行计算crc-32 4位并行计算crc-32的异或门实现方法，式中加号代表异或，等号右边第一个加号不用。
评级：0 浏览量：200 收藏量：0 资源大小：25KB 上传时间：2008-11-28

: CRC32的FPGA并行实现原理及MATLAB仿真 CRC32的FPGA并行实现原理及MATLAB仿真，包含文档和代码。博客地址：https://blog.csdn.net/qq_16923717/article/details/83826856
评级：0 浏览量：998 收藏量：4 资源大小：668KB 上传时间：2018-11-12

: 以太网并行CRC计算本文档介绍了10g以太网协议中并行CRC的计算；
评级：1 浏览量：629 收藏量：0 资源大小：128KB 上传时间：2015-09-04

: CRC串行和并行的算法及硬件实现详解关于CRC校验码的详尽分析和描述，对串行和并行的原理进行了阐述，然后利用Quartus软件绘制出电路原理图，有设计的总结以及详细的仿真过程。
评级：4 浏览量：1097 收藏量：5 资源大小：1.45MB 上传时间：2010-01-18

: crc.rar_CRC 以太网_多通道并行CRC 高速多通道crc实现，可以并行实现5个通道数据的校验，支持10GB以太网标准
评级：0 浏览量：27 收藏量：0 资源大小：44KB 上传时间：2022-09-19

: crc24校验码的8路并行fpga实现.zip crc24校验码的8路并行fpga实现，包含testbench文件,已检测通过，可导入matlab进行数据检测。数据量2304bit+24bitCRC,生成多项式为g（x）=x^24+x^23+x^6+x^5+x+1
评级：0 浏览量：390 收藏量：2 资源大小：2KB 上传时间：2020-06-07

: CRC-16(Modbus)并行计算Verilog代码 CRC-16(Modbus)并行计算Verilog代码，结果可在网页http://www.ip33.com/crc.html上进行计算对比
评级：0 浏览量：2422 收藏量：5 资源大小：3KB 上传时间：2019-04-28

: 32位CRC校验码的并行算法及硬件实现通过对CRC 校验码原理的分析, 研究了一种并行32 位CRC 算法。该算法采用递推的方法, 直接得出计算多位数据后的CRC 余数与计算前余数之间的逻辑关系。相对于一般的按位串行计算或者查表并行计算的方法来说, 该方法...
评级：0 浏览量：698 收藏量：0 资源大小：337KB 上传时间：2019-04-02

: 基于SATAⅡ协议的CRC32并行算法的研究在介绍CRC校验原理和传统CRC32串行比特算法的基础上，由串行比特型算法推导出一种CRC32并行算法。并结合SATAⅡ协议的要求，完成了SATAⅡ主控制器设计中CRC生成与校验模块的设计。最后通过在ISE平台上编写Verilog硬件...
评级：0 浏览量：67 收藏量：0 资源大小：503KB 上传时间：2021-04-16

: 并行CRC电路HDL代码的快速生成.pdf CRC校验的实现基于串行位移寄存器，如果要处理并行数据，需要对电路进行改进。本文介绍了一种并行CRC电路HDL代码的快速生成钟算法，只需要带入不同的参数，可自动生成不同长度以及并行度的并行CRC电路的HDL代码。
评级：0 浏览量：138 收藏量：1 资源大小：444KB 上传时间：2019-07-23

: crc16_8bit.v.rar_CRC16 verilog_CRC16 VHDL_CRC16并行_Verilog crc_v 利用verilog硬件描述语言编写的8为并行输入的常crc校验模块。hdlc子模块
评级：5 浏览量：150 收藏量：0 资源大小：1KB 上传时间：2022-07-13

: 生成并行CRC算法的MATLAB程序做作业的时候要并行处理CRC，于是写了这个程序，现在给大家贡献一下。程序的功能是根据你的要求，给出指定CRC生成多项式的指定位数并行处理计算式。当没有输入参数调用程序时，输出CRC-12，CRC-16，CRC-CCITT，CRC...
评级：3 浏览量：330 收藏量：1 资源大小：2KB 上传时间：2009-03-11

: 10G以太网系统中的并行CRC编解码器的设计 10G以太网系统中的并行CRC编解码器的设计，在传统的串行算法基础上得到改进
评级：0 浏览量：269 收藏量：1 资源大小：253KB 上传时间：2015-01-05

: 用verilog实现并行的CRC运算使用verilog实现的并行CRC运算，支持多字节的输入
评级：4 浏览量：548 收藏量：2 资源大小：619B 上传时间：2010-07-25

: verilog实现并行CRC校验及仿真实现并行CRC校验，需要以下步骤：确定CRC生成多项式，根据生成多项式决定寄存器的位数、初始值和异或值。将数据分组，一组多个数据字节根据数据总位数和寄存器的位数决定。将每组数据字节送入寄存器，每个字节...
评级：0 浏览量：428 收藏量：0 资源大小：1.05MB 上传时间：2023-04-22

: 平行crc在fpga上的实现循环冗余码校验 CRC（Cyclic Redundancy Check）广泛用于通讯领域和数据存储的数据检错。基于 FPGA 在通 ...CRC 在 FPGA 上的并行运算，通过实际应用证明该算法能有效实现硬件的速度与资源合理平衡。
评级：0 浏览量：114 收藏量：0 资源大小：395KB 上传时间：2018-10-11

: 100G以太网中高位宽并行CRC的简化方法在使用并行循环冗余校验(Cyclical Redundancy Check，CRC)时会有一个问题，即需要计算CRC的数据域长度不一定是数据通道位宽的整数倍，导致最后一组数据无法使用数据通道的位宽对其进行CRC计算。为了解决这个问题，...
评级：5 浏览量：361 收藏量：1 资源大小：302KB 上传时间：2020-10-16

: 32位CRC FPGA Verilog并行算法 32位CRC FPGA Verilog并行算法，本人亲测，用于网络报文CRC校验项目。
评级：5 浏览量：2100 收藏量：9 资源大小：7KB 上传时间：2011-12-18

: crc_8_serial.v 自己随便写的一个并行CRC8_D8的程序，可以实现单字节和数据流的CRC校验码生成。欢迎下载交流 poly:x8+x2+x+1 data_valid有效时开始生成检验码，并行实现，因此crc_valid滞后data_valid一个时钟周期，寄存器初始值...
评级：0 浏览量：108 收藏量：0 资源大小：1KB 上传时间：2020-06-12

: 千兆以太网中CRC-32的并行实现 CRC的实现方式分为串行方式和并行方式，由于并行方式一个时钟周期内可以处理8个bit，与千兆以太网的GMII接口协议相符合，故千兆以太网的CRC校验码的生成和校验中常使用并行算法实现。本文研究了CRC校验码的串行实现...
评级：0 浏览量：382 收藏量：0 资源大小：1.19MB 上传时间：2021-01-27

: CRC校验的详细推导 CRC校验的详细推导，包括查表发和一般编程方法
评级：0 浏览量：423 收藏量：0 资源大小：290KB 上传时间：2013-12-16

: 一种基于矩阵的并行CRC校验算法针对高速网络通信中高位宽并行数据的实时校验需求，提出了一种可单周期实现的、面向128位并行数据的循环冗余校验算法（Cyclic Redundancy Check，CRC）。该算法首先根据CRC串行编码原理得到8位并行数据的CRC校验矩阵...
评级：0 浏览量：192 收藏量：0 资源大小：847KB 上传时间：2021-01-27

: CRC MATLAB程序 crc MATLAB程序不错的代码，crc校验码希望对大家有帮助
评级：5 浏览量：142 收藏量：1 资源大小：3KB 上传时间：2011-05-20

: CRC16 matlab 函数 CRC16 matlab 函数 modbus 协议可以控制电机
评级：0 浏览量：413 收藏量：2 资源大小：5KB 上传时间：2022-06-15

: 通信与网络中的10G以太网系统中的并行CRC编解码器的设计摘要：为了解决10G以太网接入系统中大规模并行CRC编码器的设计问题，提出了矩阵法、代入法、流水线法等三种设计方法。以此为基础，给出了10G以太网接入系统CHC编码器的实现方案。具体计算表明，在10G以太网接入系统...
评级：0 浏览量：126 收藏量：1 资源大小：108KB 上传时间：2020-12-10

: crc.rar_CRC MATLAB_crc matlab code_crc校验_冗余校验_并行crc算法 crc串,并行算法:穿行算法实现循环冗余校验码的编码并行算法实现循环冗余校验码款速编码.
评级：0 浏览量：75 收藏量：0 资源大小：1KB 上传时间：2022-09-23

: CRC-32并行32bit实现本文是基于CRC-32串行电路基础上改进的CRC-32并行实现，采取32bit并行输入的verilog实现
评级：4 浏览量：269 收藏量：0 资源大小：188KB 上传时间：2012-07-30

: FPGA上实现CRC16纠错编码并行计算的探讨.pdf FPGA上实现CRC16纠错编码并行计算的探讨.pdf
评级：5 浏览量：82 收藏量：0 资源大小：1.18MB 上传时间：2021-07-13

: crc8.rar_CRC 8 梯形图_Verilog crc_crc verilog_historyqds_并行CRC8 _ve 8位crc的verilog设计通过仿真综合验证并已应用在工程里面
评级：0 浏览量：46 收藏量：0 资源大小：901B 上传时间：2022-09-23

: CRC32-PARA.txt FPGA中Verilog 实现32位并行CRC编解码，一个时钟周期出CRC结果
评级：5 浏览量：1267 收藏量：5 资源大小：12KB 上传时间：2021-09-10

: crc32校验原理文档 crc校验文档，crc32的推导...8bit并行产生CRC32位校验码。加在输入数据的最后。例如，连续输入256bit后产生的32位校验码需要加在256bit之后。原始输入的数据按原型输出。(根据IEEE协议需要把CRC的结果进行按位取反)
评级：0 浏览量：660 收藏量：0 资源大小：38KB 上传时间：2018-05-08

资源推荐

相关资源标签

crc-32 CRC MATLAB CRC串行 CRC并行 verilog FPGA CRC并行实现 CRC校验原理 CRC32 crc crc校验 FGPA 并行crc 并行实现原理 CRC算法实 CRC-16 Verilo Modbus 嵌入式系统综合文档 matlab 64位并行 crc24 fpga 并行实现 logisim CRC16 100G以太网通信与网络 FPGA；并行算法 SATA 硬件技术硬件开发参考文献专业指导并行32位CRC 循环冗余校验 14443 crc-12 冗余校验编程语言