FPGA/CPLD数字电路设计经验

本专辑为您列举一些FPGA/CPLD数字电路设计经验方面的下载的内容,FPGA/CPLD数字电路设计经验等资源。把最新最全的FPGA/CPLD数字电路设计经验推荐给您,让您轻松找到相关应用信息,并提供FPGA/CPLD数字电路设计经验下载等功能。本站致力于为用户提供更好的下载体验，如未能找到FPGA/CPLD数字电路设计经验相关内容，可进行网站注册，如有最新FPGA/CPLD数字电路设计经验相关资源信息会推送给您。

阅读全文

FPGA/CPLD数字电路设计经验

: FPGA/CPLD 数字电路设计经验分享 FPGA/CPLD 数字电路设计经验分享时序延时毛刺
评级：0 浏览量：102 收藏量：0 资源大小：1021KB 上传时间：2010-05-19

: FPGA/CPLD数字电路设计经验分享 FPGA/CPLD数字电路设计经验分享,描述了在用FPGA进行数字电路设计中应该注意的问题.
评级：0 浏览量：70 收藏量：0 资源大小：47KB 上传时间：2010-04-10

: FPGA/CPLD数字电路 当产生门控时钟的组合逻辑超过一级时，证设计项目的可靠性变得很困难。即使样机或仿真结果没有显示出静态险象，但实际上仍然可能存在着危险。通常，我们不应该用多级组合逻辑去钟控PLD设计中的触发器。
评级：0 浏览量：110 收藏量：0 资源大小：65KB 上传时间：2020-07-17

: 集成电路中的FPGA/CPLD数字电路原理介绍当产生门控时钟的组合逻辑超过一级时，证设计项目的可靠性变得很困难。即使样机或仿真结果没有显示出静态险象，但实际上仍然可能存在着危险。通常，我们不应该用多级组合逻辑去钟控PLD设计中的触发器。　图1给出一...
评级：0 浏览量：203 收藏量：0 资源大小：194KB 上传时间：2020-10-16

: FPGA/CPLD数字电路原理介绍当产生门控时钟的组合逻辑超过一级时，证设计项目的可靠性变得很困难。即使样机或仿真结果没有显示出静态险象，但实际上仍然可能存在着危险。通常，我们不应该用多级组合逻辑去钟控PLD设计中的触发器。
评级：0 浏览量：96 收藏量：0 资源大小：64KB 上传时间：2020-07-20

: FPGA/CPLD数字电路原理解析当产生门控时钟的组合逻辑超过一级时，证设计项目的可靠性变得很困难。即使样机或仿真结果没有显示出静态险象，但实际上仍然可能存在着危险。通常，我们不应该用多级组合逻辑去钟控PLD设计中的触发器。
评级：0 浏览量：83 收藏量：0 资源大小：263KB 上传时间：2020-08-10

: 基于Quartus II的FPGA/CPLD数字系统设计实例基于Quartus II的FPGA/CPLD数字系统设计实例中图法分类号: TP332.1/684 周润景, 图雅, 张丽敏编著电子工业出版社第1章 Altera Quartus II开发流程 1.1　Quartus II软件综述 1.2　设计输入 1.3　约束输入 1.4　...
评级：5 浏览量：1551 收藏量：31 资源大小：12.76MB 上传时间：2009-11-09

: FPGA/CPLD数字电路原理解析.docx 当产生门控时钟的组合逻辑超过一级时，证设计项目的可靠性变得很困难。即使样机或仿真结果没有显示出静态险象，但实际上仍然可能
评级：0 浏览量：73 收藏量：0 资源大小：371KB 上传时间：2019-09-06

: FPGA_CPLD数字电路设计经验分享 FPGA_CPLD数字电路设计经验分享，FPGA_CPLD数字电路设计经验分享,FPGA_CPLD数字电路设计经验分享
评级：0 浏览量：89 收藏量：0 资源大小：1.43MB 上传时间：2010-06-27

: FPGA_CPLD数字电路设计经验分享，有助于设计能力提高.rar FPGA_CPLD数字电路设计经验分享，有助于设计能力提高.rar
评级：0 浏览量：28 收藏量：0 资源大小：818KB 上传时间：2023-04-13

: 浅谈FPGA/CPLD的比较可以毫不夸张的讲，FPGA/CPLD能完成任何数字器件的功能，上至高性能CPU,下至简单的74电路，都可以用FPGA/CPLD来实现。下面具体谈一下FPGA与CPLD的相关知识。
评级：0 浏览量：216 收藏量：0 资源大小：102KB 上传时间：2020-08-05

: FPGA-CPLD.rar_CPLD_cpld fpga_fpga_fpga 数字电路 FPGA/CPLD设计经验分享，数字电路设计中的经典问题分析，很实用。
评级：0 浏览量：83 收藏量：0 资源大小：944KB 上传时间：2022-09-23

: 基于CPLD／FPGA的VHDL语言电路优化设计 0 引言　VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工业标准硬件描述语言，是随着可编程逻辑器件(PLD)...目前，使用VHDL语言进行CPLD／FPGA设计开发，Altera和Lattice已经在开
评级：0 浏览量：102 收藏量：0 资源大小：217KB 上传时间：2021-01-19

: Verilog HDL语言在FPGA/CPLD开发中的应用随着集成电路规模的越来越大，数字系统设计的越来越复杂，Verilog HDL语言在硬件电路设计的优越性也会越来越显突出。本文讲Verilog HDL语言在FPGA/CPLD开发中的应用
评级：0 浏览量：165 收藏量：0 资源大小：162KB 上传时间：2020-08-13

: 基于CPLD的数字滤波抗干扰电路设计 红外密集度光电立靶测试系统是一种用于测量低伸弹道武器射击密集度的新型的测试系统，它既可用于金属弹丸的测试，又可测试非金属弹丸，具有反映灵敏、精度高而稳定、操作简单、容易维护等优点，已被许多靶场投入使用...
评级：0 浏览量：62 收藏量：0 资源大小：263KB 上传时间：2020-08-31

: FPGA CPLD数字电路设计经验分享.7z FPGA CPLD数字电路设计经验分享.7z
评级：0 浏览量：55 收藏量：0 资源大小：946KB 上传时间：2010-03-11

: 基于Quartus Ⅱ的FPGACPLD数字系统设计实例基于Quartus II的FPGA/CPLD数字系统设计实例中图法分类号: TP332.1/684 周润景, 图雅, 张丽敏编著电子工业出版社第1章 Altera Quartus II开发流程 1.1　Quartus II软件综述 1.2　设计输入 1.3　约束输入 1.4　...
评级：5 浏览量：581 收藏量：2 资源大小：51.37MB 上传时间：2018-11-27

: CPLD/FPGA在数字系统设计、数字通信与数字信号处理中的应用以全球著名的可编程逻辑器件供应商Xilinx 公司的产品为背景，系统全面地介绍该公司的CPLD/FPGA 产品的结构原理、性能特点、设计方法以及相应的EDA工具软件，重点介绍CPLD/FPGA在数字系统设计、数字通信与数字信号...
评级：0 浏览量：179 收藏量：0 资源大小：7.69MB 上传时间：2021-07-07

: 利用FPGA和CPLD数字逻辑实现ADC 数字系统的设计人员擅长在其印制电路板上用FPGA和CPLD将各种处理器、存储器和标准的功能元件粘合在一起来实现数字设计。除了这些数字功能之外，FPGA和CPLD还可以使用LVDS输入、简单的电阻电容(RC)电路和一些FPGA或...
评级：0 浏览量：142 收藏量：0 资源大小：386KB 上传时间：2021-01-19

: 基于FPGA/CPLD数字多用表的设计开发一个的教学指导类的数字多用表，可实现对电路中多种参量的测量，且要求用户交互界面友好，操作方便。　毕业设计工作认真、务实、严谨，力求创新，按期完成各阶段的任务。　毕业设计说明书（论文）按学院规定...
评级：5 浏览量：96 收藏量：1 资源大小：3.48MB 上传时间：2010-06-17

: FPGA CPLFPGA CPLD 数字电路设计经验分享 fpga，CPLD的学习经验资料。网上不多的~
评级：0 浏览量：45 收藏量：0 资源大小：874KB 上传时间：2009-10-09

: 大唐电信FPGA-CPLD数字电路设计经验分享.pdf 大唐电信FPGA-CPLD数字电路设计经验分享.pdf
评级：0 浏览量：172 收藏量：0 资源大小：951KB 上传时间：2012-08-16

: 数字电路：CPLD与FPGA.ppt 数字电路：CPLD与FPGA.ppt
评级：0 浏览量：108 收藏量：0 资源大小：14.97MB 上传时间：2022-06-12

: Verilog-HDL 与CPLD/FPGA设计 本讲叙述了数字电路和系统的两种不同设计过程,介绍了用可编程逻辑器件实现数字系统的优点,简述了HDL 在逻辑设计中的作用。
评级：0 浏览量：79 收藏量：0 资源大小：91KB 上传时间：2020-08-05

: EDA/PLD中的利用FPGA和CPLD数字逻辑实现ADC 数字系统的设计人员擅长在其印制电路板上用FPGA和CPLD将各种处理器、存储器和标准的功能元件粘合在一起来实现数字设计。除了这些数字功能之外，FPGA和CPLD还可以使用LVDS输入、简单的电阻电容(RC)电路和一些FPGA或...
评级：0 浏览量：100 收藏量：0 资源大小：273KB 上传时间：2020-11-07

: FPGA--CPLD数字电路设计经验 可编程逻辑期间的设计经验，很不错，写论文或是初学者可以看啊看
评级：0 浏览量：75 收藏量：0 资源大小：471KB 上传时间：2009-05-13

: EDA/PLD中的基于CPLD／FPGA的VHDL语言电路优化设计 0 引言　VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工业标准硬件描述语言，是随着可编程逻辑器件(PLD)的发展而...目前，使用VHDL语言进行CPLD／FPGA设计开发，Altera和Lattic
评级：0 浏览量：104 收藏量：0 资源大小：174KB 上传时间：2020-11-08

: FPGA-CPLD 数字电路设计经验分享 FPGA-CPLD 数字电路设计经验分享
评级：0 浏览量：184 收藏量：0 资源大小：1.11MB 上传时间：2008-11-21

: 超前滞后型数字锁相环LL―DPLL在FPGA/CPLD中的实现 (2009年) 研究超前滞后型数字锁相环的系统原理.讨论了数字信号在3个功能模块超前滞后的原理，给出了它们在FPGA/CPLD中实现的方式，为需要全数字锁相环控制的设备提供了一种可行的电路设计方案.
评级：0 浏览量：72 收藏量：0 资源大小：144KB 上传时间：2021-05-12

: 《基于Quartus II FPGA_CPLD数字系统设计实例》文件__PingPang 介绍了使用Quartus Ⅱ7.0开发FPGA/CPLD数字系统的开发流程和设计方法，通过实例讲解，介绍了数字电路设计的原理图编辑、文本编辑和混合编辑的方法，并对大型数字系统设计实例进行了解析。本书还介绍了宏功能模块及IP...
评级：5 浏览量：219 收藏量：4 资源大小：2.75MB 上传时间：2009-09-07

: FPGACPLD 数字电路设计经验分享_fpga_stardb9_ FPGACPLD 数字电路设计经验分享，分享出来给大家，不错的资料
评级：0 浏览量：50 收藏量：0 资源大小：944KB 上传时间：2021-09-30

: 基于FPGA/CPLD的光纤陀螺仪的温度信号采集 (2006年) 介绍了一种光纤陀螺仪( FOG)的温度信号采集方案,该方案利用可编程控制器件( FPGA/CPLD)同模拟开关相结合实现了对多路陀螺温度信号进行轮换采集和处理,对传统数字信号处理必须采用多路并行采集电路的方法加以改进。...
评级：0 浏览量：46 收藏量：0 资源大小：249KB 上传时间：2021-04-23

: EDA技术进行数字电路设计 本文介绍了EDA技术主要特点和功能，并对将EDA技术引入到数字电路设计工作方案进行了探讨。　1 EDA技术　EDA（电子线路设计座自动化）是以计算机为工作平台、以硬件描述语言（VHDL）为设计语言、以可编程器件...
评级：0 浏览量：231 收藏量：0 资源大小：142KB 上传时间：2021-01-19

: 基于CPLD及FPGA的VHDL语言电路优化设计 VHDL（Very High Speed Integrated CIRCUITHARDWARE ...它是一种面向设计、多层次的硬件描述语言，是集行为描述、RTL描述、门级描述功能为一体的语言，并已成为描述、验证和设计数字系统中最重要的标准语言之一。
评级：0 浏览量：75 收藏量：0 资源大小：146KB 上传时间：2020-08-31

: 基于可编程逻辑器件的数字电路设计 可编程逻辑器件PLD(Programmable Logic De-vice)是一种数字电路，它可以由用户来进行编程和进行配置，利用它可以解决不同的逻辑设计问题。PLD由基本逻辑门电路、触发器以及内部连接电路构成，利用软件和硬件(编程器)...
评级：0 浏览量：491 收藏量：0 资源大小：274KB 上传时间：2021-01-19

: 基于ALTERA的FPGA_CPLD下载电路设计 可编程逻辑器件 PLD是允许用户编程(配置)实现所需逻辑功能的器件.目前大规模可编程逻辑器件已日趋广泛地应用于复杂数字系统的设计中,并以其具有在系统重构 ISR的特点,给设计的修改和系统升级带来极大方便。
评级：5 浏览量：48 收藏量：0 资源大小：85KB 上传时间：2012-11-08

: CPLD_FPGA.zip_VHDL/FPGA/Verilog_VHDL_ 基于CPLD/FPGA的数字通信系统建模与设计，里面讲述了通信系统的VHDL建模和各种基本电路的建模与设计，在通信原理课程设计中一般会用到！
评级：0 浏览量：56 收藏量：0 资源大小：12.6MB 上传时间：2021-08-12

: DSP中的基于FPGA的数字下变频电路设计 FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足...
评级：0 浏览量：146 收藏量：0 资源大小：266KB 上传时间：2020-10-23

: FPGA数字系统设计实例（带书签版本）本书介绍了使用Quartus Ⅱ7.0开发FPGA/CPLD数字系统的开发流程和设计方法,通过实例讲解,介绍了数字电路设计的原理图编辑、文本编辑和混合编辑的方法,并对大型数字系统设计实例进行了解析。本书还介绍了宏功能模块及...
评级：5 浏览量：663 收藏量：7 资源大小：75.4MB 上传时间：2018-12-27

: 基于FPGA的中频AGC电路设计为降低对ADC采样速率和后级信号处理算法要求，设计了一种采用高速比较器与数字器件（DAC+FPGA/CPLD）实现的峰值检测电路，并将其应用在中频数字自动增益控制电路中,电路可以在1 MHz至60 MHz对信号进行自动增益控制，...
评级：0 浏览量：431 收藏量：0 资源大小：2.15MB 上传时间：2021-04-16

: 基于CPLD器件设计的单稳态电路随着电子技术特别是数字集成电路技术的迅猛发展，市面上出现了FPGA、CPLD等大规模数字集成电路，并且其工作速度和产品质量不断提高。利用大规模数字集成电路实现常规的单稳态集成电路所实现的功能，容易满足宽度、...
评级：0 浏览量：103 收藏量：0 资源大小：71KB 上传时间：2020-08-05

: 基于CPLD_FPGA的数字电路设计方法变革必要性研究.pdf 基于CPLD_FPGA的数字电路设计方法变革必要性研究.pdf
评级：0 浏览量：38 收藏量：0 资源大小：1.69MB 上传时间：2021-07-13

资源推荐

相关资源标签

FPGA--CPLD FPGA CPLD 数字系统设计实例基于Quartus Quartus 数字电路设计经验 FPGA/CPLD 数字电路设计数字电路设计经验分享 VHDL 数字多用表 ALTERA 下载电路设计 QuartusⅡ 实际例子 LabVIEW 多时钟系统触发器 verilog 硬件设计 EDA软件单稳态电路基础知识智能硬件 VerilogHDL 数字滤波集成电路 DSP EDA/PLD 工程技术论文自然科学硬件技术硬件开发参考文献专业指导 VHDL/FPGA/Verilog fpga cpld cpld_fpga