adder4

adder4.rar_adder4 为初学者准备的quartus语言例子，很有用的，也很简单

评级：0 浏览量：43 收藏量：0 资源大小：313KB 上传时间：2022-09-24

ADDER4B.rar_全加器 此程序是用VHDL硬件描述语言编写的,实现四位全加器的功能

评级：0 浏览量：52 收藏量：0 资源大小：52KB 上传时间：2022-09-14

quartus_quartusⅡ_adder_adder4bit_mux_powerfultkb_ 用quartus Ⅱ实现4位全加器，六选一数据选择器仿真

评级：0 浏览量：72 收藏量：0 资源大小：9.21MB 上传时间：2021-09-29

adder4.rar_4adder_8421BCD码全加器_8421bcd全加器_adder bcd_bcd adders vh 8421BCD码全加器,这个是最简单的8421加法器，也是最基础的，初学者用来练习

评级：0 浏览量：103 收藏量：0 资源大小：306KB 上传时间：2022-09-19

adder4.rar_Qt加法器 实现一个加法器功能，程序中添加一个加数和被加数，单击等号按钮即可得到加法结果。

评级：0 浏览量：45 收藏量：0 资源大小：6KB 上传时间：2022-09-24

adder4_head.rar_head_vhdl 4位二进制并行加法器。现在普遍使用的并行加法器是超前进位加法器，在几个全加器的基础上增加了一个超前进位形成逻辑，以减少由于逐步进位信号的传递所造成的时延。

评级：0 浏览量：36 收藏量：0 资源大小：246KB 上传时间：2022-09-23

adder16_adder16_ 16位流水线滤波器代码，可在Quartus ii平台上仿真

评级：0 浏览量：74 收藏量：0 资源大小：1.42MB 上传时间：2021-10-01

adder_adder_ vhdl code for adder with ISE

评级：0 浏览量：78 收藏量：0 资源大小：192KB 上传时间：2021-09-30

adder8_adder_full_ full-adder verilog and testbench code

评级：0 浏览量：64 收藏量：0 资源大小：1KB 上传时间：2021-09-29

float_adder 实现18位浮点数的加法运算，内有注释可供阅读；主要包括绝对值比较模块，对阶模块，尾数求和模块，以及规格化模块

评级：0 浏览量：67 收藏量：0 资源大小：1KB 上传时间：2018-01-29

4bit adder_vhd_4bitadder_ 4 bit adder files:halfadd.vhdfulladder.vhdtop level adder4.vhdand image of circuit

评级：0 浏览量：65 收藏量：0 资源大小：123KB 上传时间：2021-10-02

add4_bcd.zip_decimal adder 程序描述了BCD码加法器，采用的是逢十进一的规则。

评级：0 浏览量：59 收藏量：0 资源大小：28KB 上传时间：2022-09-24

8 BIT ADDER VHDL 8 BIT ADDER VHDL

评级：0 浏览量：74 收藏量：0 资源大小：462B 上传时间：2021-03-16

JAVA--Adder.zip_java adder 可用于数字计算的小型加法器 使用JAVA语言编写

评级：0 浏览量：42 收藏量：0 资源大小：756B 上传时间：2022-09-20

4 bit carry lookahead adder This is a verilog code.It's function is 4 bit carry lookahead adder.

评级：1 浏览量：147 收藏量：1 资源大小：1KB 上传时间：2011-04-13

approximate_adder 近似加法器 Verilog中近似加法器的实现 该存储库需要iverilog来构建 ...make accurate_adder make approximate_adder 或者 make 如何测试实施 make test_accurate_adder make test_approximate_adder 或者 make test

评级：0 浏览量：44 收藏量：0 资源大小：2KB 上传时间：2021-04-13

domaci1_adder_ vhdl code for full adder

评级：0 浏览量：39 收藏量：0 资源大小：684KB 上传时间：2021-10-02

Adder Design This is a comprehesive note on adder design!

评级：0 浏览量：71 收藏量：0 资源大小：39KB 上传时间：2014-02-01

BCD_adder_4digit.rar_4位bcd加法_bcd_adder_4digit 首先将最大四位的整数转换成BCD码，然后用VHDL设计一个4位BCD码加法器，

评级：0 浏览量：65 收藏量：0 资源大小：939KB 上传时间：2022-09-21

Adder (4).circ Adder (4).circ

评级：0 浏览量：56 收藏量：0 资源大小：74KB 上传时间：2022-10-27

VHDL Proj_adder_serialadder_ serial adder complete code for VHDL

评级：0 浏览量：43 收藏量：0 资源大小：23KB 上传时间：2021-09-29

BCD-adder.rar_SUM_adder bcd 用VHDL语言设计一个BCD码加法器，输入A[3..0]、B[3..0],输出为SUM[4..0]。

评级：0 浏览量：50 收藏量：0 资源大小：3KB 上传时间：2022-09-20

adder source code VHDL adder source code which is helpful in FPGA Design and Verification

评级：5 浏览量：54 收藏量：0 资源大小：931B 上传时间：2014-10-03

Task1_WithCLK.rar_half adder half adder with verilog coding for

评级：0 浏览量：36 收藏量：0 资源大小：632KB 上传时间：2022-09-20

Adder.circ Adder.circ

评级：0 浏览量：92 收藏量：0 资源大小：74KB 上传时间：2022-10-16

BCD_added.zip_BCD_adder 一个2位的BCD码十进制加法计数器电路，输入为时钟信号CLK，进位 输入信号CIN，每个BCD码十进制加法计数器的输出信号为D、C、B、A和进位输出信号COUT，输入时钟信号CLK用固定时钟，进位输入信号CIN.

评级：0 浏览量：39 收藏量：0 资源大小：1.32MB 上传时间：2022-09-20

fulladder_TB.zip_adder_zip fulladder test bench

评级：0 浏览量：33 收藏量：0 资源大小：1KB 上传时间：2022-09-20

select_adder.rar_Verilog adder_adder_select implement of select adder with verilog

评级：0 浏览量：42 收藏量：0 资源大小：29KB 上传时间：2022-09-20

adder_4.rar 半加器是算术运算电路中的基本单元，它是完成1位二进制相加的一种组合逻辑电路。全加器可以进行加数、被加数、地位进位的信号相加，并给出下一位进位信号。四位加法器是以全加器为基础来搭建的。...

评级：0 浏览量：51 收藏量：0 资源大小：328KB 上传时间：2019-05-09

ACT3DIG_vhdl_adder_ Adder-Subtractor VHDL CODE.

评级：0 浏览量：40 收藏量：0 资源大小：229KB 上传时间：2021-10-02

parallel_prefix_flag.zip_prefix adder design of parallel prefix adder in verilog

评级：0 浏览量：45 收藏量：0 资源大小：340KB 上传时间：2022-09-24

FourBit_Adder.rar_four bit adder vhdl code for a four bit adder

评级：0 浏览量：39 收藏量：0 资源大小：413KB 上传时间：2022-09-14

16-bit-ripple-carry-adder 16位纹波进位加法器

评级：0 浏览量：248 收藏量：0 资源大小：4KB 上传时间：2021-03-13

full adder vhdl code Full Adder code very useful for development and anyone can use that in any project

评级：5 浏览量：73 收藏量：0 资源大小：464B 上传时间：2014-10-03

bcd.rar_4位bcd adder_Verilog BCD_bcdadder 4位bcd码加法器的verilog代码4位bcd码加法器的verilog代码

评级：0 浏览量：46 收藏量：0 资源大小：3KB 上传时间：2022-09-14

FullAdder_4.rar_4 bit adder_half adder_全加器_四位全加器 这是一个4位全加器，用一个1位半价做的一位全加，然后做成的四位半加。

评级：0 浏览量：107 收藏量：0 资源大小：96KB 上传时间：2022-09-19

CodeWars_Adder CodeWars_Adder 这是基本版本的CodeWars_Adder程序。 现在，该程序的主要功能是： 从提供的链接中获取kata的名称和等级， 使用“创建文件”按钮在kata rank目录中使用粘贴的代码创建文件kata_name.py并链接到kata...

评级：0 浏览量：52 收藏量：0 资源大小：298KB 上传时间：2021-02-26

adder.xdc adder.xdc

评级：0 浏览量：53 收藏量：0 资源大小：3KB 上传时间：2021-10-14

adder_sub_mul.rar_sub_减法器adder 加法器，减法器，乘法器，超前进位，一位拓展成四位

评级：0 浏览量：55 收藏量：0 资源大小：385KB 上传时间：2022-09-21

2-bit-full-adder-master.zip_full_full adder full adder 4 bit one you

评级：0 浏览量：48 收藏量：0 资源大小：2KB 上传时间：2022-09-23

h_adder_半加器编码_$h_adder_vhdl_h_adder_ 这是一个半加器的编码，功能简单，编程简单

评级：0 浏览量：122 收藏量：0 资源大小：1.45MB 上传时间：2021-10-01

HA.rar_vhdl half adder half adder vhdl code

评级：0 浏览量：41 收藏量：0 资源大小：602B 上传时间：2022-09-24

PayPal-Money-Adder PayPal-Money-Adderhttp://labhug.com/paypal-money-adder/

评级：0 浏览量：78 收藏量：0 资源大小：9KB 上传时间：2021-06-02

Module fulladder1.rar_full_full adder Module full adder behavioral modelling

评级：0 浏览量：38 收藏量：0 资源大小：9KB 上传时间：2022-09-24

CityU Quick Course Adder-crx插件 语言:English 帮助您快速填充CRN。 下一个更新：添加自动单击页面加载前的提交。 填充蠕虫时，感觉不够快吗？ 让“Cityu快速课程加法器”帮助您。 步： 1.提前填充CRNS， 2.打开“添加或删除类”页面，已由“Cityu...

评级：0 浏览量：144 收藏量：0 资源大小：69KB 上传时间：2021-04-03

1BIT_ADD.rar_1 bit adder this programs gives the fuctionality of 1 bit adder

评级：0 浏览量：46 收藏量：0 资源大小：75KB 上传时间：2022-09-20

RCA.tar.gz_ripple carry adder A ripple carry adder.

评级：0 浏览量：40 收藏量：0 资源大小：10KB 上传时间：2022-09-15

model_adder.rar_modelsim 例程_quartus adder命令 包括一个基于Quartusii的加法器工程，以及基于ModelSim的前仿真、综合后功能仿真和布局布线后时序仿真的完整例程及testbench文件，吐血推荐，非常有用！

评级：0 浏览量：58 收藏量：0 资源大小：479KB 上传时间：2022-09-21

butterfly1.rar_BUTTERFLY ADDER_fft_fft adder FFT 蝶形处理器的VHDL代码，由一个加法器，一个减法器和一个实例化为组件的旋转因子乘法器ccmul组成

评级：0 浏览量：44 收藏量：0 资源大小：890B 上传时间：2022-07-15