Veilog设计

本专辑为您列举一些Veilog设计方面的下载的内容,Veilog设计等资源。把最新最全的Veilog设计推荐给您,让您轻松找到相关应用信息,并提供Veilog设计下载等功能。本站致力于为用户提供更好的下载体验，如未能找到Veilog设计相关内容，可进行网站注册，如有最新Veilog设计相关资源信息会推送给您。

阅读全文

Veilog设计

: verilog设计 fpga语言verilog教程，对于fpga的初学者，十分有帮助。
评级：0 浏览量：176 收藏量：1 资源大小：12.5MB 上传时间：2018-03-19

: Verilog设计流程：综合 VerilogHDL或VHDL都只是一种硬件的描述语言，并且允许在不同的抽象层次上对电路进行建模。VerilogHDL侧重于电路级，可以在门级和寄存器传输级（RTL）描述硬件，也可以在算法级对硬件加以描述。而VHDL侧重于系统级。...
评级：0 浏览量：298 收藏量：0 资源大小：616KB 上传时间：2021-02-24

: 俄罗斯方块的Verilog设计 俄罗斯方块的Verilog设计
评级：0 浏览量：373 收藏量：2 资源大小：7.58MB 上传时间：2016-09-28

: 基于Verilog设计七分频等奇数分频程序基于Verilog设计七分频等奇数分频程序，EDA课程作业和考试基本用到，可以学习Verilog其他的分频程序
评级：0 浏览量：888 收藏量：0 资源大小：335KB 上传时间：2020-10-26

: verilog设计数字跑表 verilog设计数字跑表
评级：0 浏览量：165 收藏量：0 资源大小：413KB 上传时间：2023-04-14

: VGA.rar_verilog设计vga Verilog HDL 语言驱动VGA显示器的详细方案设计
评级：5 浏览量：45 收藏量：0 资源大小：7.78MB 上传时间：2022-09-21

: verilog 设计经验 Verilog 是由en:Gateway Design Automation公司于大约1984年开始发展。Gateway Design Automation公司后来被 Cadence Design Systems于1990年所购并。现在 Cadence 对于 Gateway 公司的 Verilog 和 Verilog-XL ...
评级：0 浏览量：75 收藏量：0 资源大小：68KB 上传时间：2020-08-14

: 使用Verilog设计一个冯诺依曼结构的CPU 使用Verilog设计一个冯诺依曼结构的CPU，实现以下4条指令：（1）addi: (rd) (rs) + imm （2）lw: (rd) ((rs) + imm) （3）sw: memory((rd) + imm) (rs) （4）add: (rd) (rd) +(rs) CPU包含以下模块：（1）...
评级：0 浏览量：805 收藏量：1 资源大小：4.11MB 上传时间：2021-03-14

: Verilog设计学习文档此文档为初学者进行Verilog语言设计时必需文档，详细描述了Verilog语言
评级：0 浏览量：106 收藏量：0 资源大小：18.45MB 上传时间：2018-01-26

: verilog设计2倍频用verilog HDL语言通过两种方法实现设计2倍频用verilog HDL语言通过两种方法实现设计2倍频
评级：2 浏览量：3188 收藏量：1 资源大小：795B 上传时间：2021-06-13

: verilog 设计流水灯流水灯在Verilog语言下的分模块设计。分别是时钟脉冲+计数器+LED控制
评级：0 浏览量：827 收藏量：2 资源大小：262KB 上传时间：2014-10-09

: verilog设计仿真 verilog设计与仿真教程，verilog是FPGA的硬件描述语言。
评级：0 浏览量：199 收藏量：2 资源大小：4.34MB 上传时间：2018-12-09

: Verilog设计快速入门秘籍 Verilog设计快速入门秘籍
评级：0 浏览量：81 收藏量：0 资源大小：4.1MB 上传时间：2022-11-18

: 数字逻辑基础与Verilog设计 《数字逻辑基础与Verilog设计》(原书第2版)系统介绍数字逻辑基本概念与实际应用。主要内容包括：逻辑电路、组合逻辑、算术运算电路、存储元件、同步时序电路（有限状态机）、异步时序电路、测试等。《数字逻辑基础与...
评级：0 浏览量：110 收藏量：0 资源大小：51.52MB 上传时间：2018-09-20

: 基于Verilog设计8位全加器基于Verilog语言设计的电路。基于Verilog设计一个8位全加器，这个8位全加器是基于4位全加器设计的，也是32位全加器的组成部分
评级：0 浏览量：6340 收藏量：6 资源大小：265B 上传时间：2020-08-05

: 使用verilog设计实现QR分解 QR（正交三角）分解法是求一般矩阵全部特征值的最有效并广泛应用的方法，一般矩阵先经过正交相似变化成为Hessenberg矩阵，然后再应用QR方法求特征值和特征向量。...使用verilog对QR实现方法进行设计并进行功能仿真
评级：5 浏览量：136 收藏量：1 资源大小：692KB 上传时间：2023-02-07

: 同步FIFO设计verilog设计及仿真用16*8 RAM实现一个同步先进先出（FIFO）队列设计。由写使能端控制该数据流的写入FIFO，并由读使能控制FIFO中数据的读出。写入和读出的操作由时钟的上升沿触发。当FIFO的数据满和空的时候分别设置相应的高电平加以...
评级：5 浏览量：375 收藏量：0 资源大小：7.88MB 上传时间：2023-01-31

: Verilog设计小技巧-综合文档 Verilog设计小技巧同步时序逻辑: Ø 同步时序逻辑的状态寄存器组的值只可能在唯一的触发条件发生时可改变。异步时序逻辑的状态寄存器值改变的触发条件
评级：0 浏览量：76 收藏量：0 资源大小：103KB 上传时间：2021-05-14

: 实现verilog设计控制交通灯本交通灯设计在ISE14.7环境下，也可以在vivado或者quartusII中使用。
评级：5 浏览量：252 收藏量：0 资源大小：779KB 上传时间：2022-12-14

: BRT Verilog设计 本文档主要针对BRT交通做了一个Verilog程序使用的是状态机进行状态转化
评级：0 浏览量：58 收藏量：0 资源大小：467KB 上传时间：2017-12-16

: 支持异常和中断的CPU verilog设计和仿真代码支持异常和中断的MIPS单周期CPU、添加cause、epc、status寄存器。支持算术溢出异常和非嵌套中断。支持mtc0、mfc0、eret指令
评级：5 浏览量：1364 收藏量：7 资源大小：12KB 上传时间：2018-12-28

: 7 breath_led_verilog设计呼吸灯_ 可以实现呼吸灯渐灭渐亮的功能，并且通过仿真验证。
评级：0 浏览量：225 收藏量：0 资源大小：338KB 上传时间：2021-10-03

: 基于Verilog设计单总线8位ALU 基于Verilog设计单总线8位ALU，含详细注释，功能包括算术运算：带进位加减法、不带进位加减法逻辑运算：与、或、异或、同或移位操作：左移、右移、清零、取反结合...
评级：0 浏览量：1885 收藏量：13 资源大小：66KB 上传时间：2020-05-04

: Matrix-Multiplication:使用 Verilog 设计 4 x 4 矩阵乘法使用 Verilog 设计 4 x 4 矩阵乘法该设计已通过以下数据验证设计文件可以在 /src 下找到可以在 /tb 下找到测试平台请注意，所有输入数据均应使用8位符号进行签名，而输出数据应使用11位符号进行签名。输出以有...
评级：0 浏览量：1685 收藏量：4 资源大小：28KB 上传时间：2021-05-31

: FPGA数字信号处理（二）并行FIR滤波器Verilog设计 并行结构FIR滤波器的Verilog HDL代码，Vivado工程，含testbench与仿真，仿真结果优秀
评级：4 浏览量：2648 收藏量：15 资源大小：4.35MB 上传时间：2018-06-06

: Verilog设计提示1 Verilog 设计提示：• 用电路图的思路来设计与实现，代码是并行的，不要以高级语言的方式来理解• 实验报告注意文档格式，应以电路或模块图为主，不要直接贴代•
评级：0 浏览量：21 收藏量：0 资源大小：29KB 上传时间：2022-08-04

: 数字逻辑基础与verilog设计 本文件为《数字逻辑基础与verilog设计》原书第二版的PDF资源。
评级：0 浏览量：744 收藏量：2 资源大小：68.17MB 上传时间：2018-08-06

: verilog设计俄罗斯方块_俄罗斯方块_VHDL-FPGA-Verilog_ 本项目主要在FPGA上实现了一个经典小游戏“俄罗斯方块”。本项目基本解决方案是，使用Xilinx Zynq系列开发板ZedBoard作为平台，实现主控模块，通过VGA接口来控制屏幕进行显示。
评级：5 浏览量：975 收藏量：1 资源大小：93KB 上传时间：2021-10-02

: Verilog设计电子表万年历 Verilog语言设计一款能够显示日期时间的电子表芯片，能够显示年月日星期时分秒，区分闰年，能够调整日期和时间
评级：0 浏览量：1169 收藏量：12 资源大小：151KB 上传时间：2019-01-23

: 数字逻辑基础与verilog设计（夏宇闻教授译）一本关于数字逻辑与verilog设计的外国经典教材，由多伦多大学布朗编著，北航教授夏宇闻教授翻译，兼顾电路基本知识与eda工具综合，以及如何在芯片上去实现电路，实例丰富，是学习数电和了解verilog的佳作
评级：0 浏览量：170 收藏量：1 资源大小：51.81MB 上传时间：2018-05-28

: 典型实例19 VGA接口的设计与实现.zip_verilog设计vga_vga 本设计是verilog设计的VGA接口。。。。
评级：0 浏览量：34 收藏量：0 资源大小：1.45MB 上传时间：2022-09-20

: FPGA设计跑马灯verilog设计实验Quartus9.1工程源码.zip FPGA设计跑马灯verilog设计实验Quartus9.1工程源码 /*跑马灯实验：利用计数器轮流点亮LED灯，实现各种动态效果。 */ module ledwater(clk,rst,dataout); input clk,rst; output[7:0] dataout; reg[7:0] dataout; ...
评级：5 浏览量：1277 收藏量：5 资源大小：266KB 上传时间：2021-11-29

: 有限状态机与Verilog设计.pdf 有限状态机与Verilog设计.pdf
评级：0 浏览量：359 收藏量：0 资源大小：1.12MB 上传时间：2021-05-24

: verilog乐曲播放器设计乐曲播放器：（1）实现暂停、播放歌曲序号显示、播放时间显示、前后切换歌曲、多倍速快进等功能；（2）播放乐曲的同时用简谱形式在七段LED显示器上同步显示演奏的乐曲，用一个数码管的d段、g段、a段分别表示低音、...
评级：0 浏览量：311 收藏量：3 资源大小：10.41MB 上传时间：2023-10-21

: verilog 编写数码管循环显示器采用DE2核心FPGA 开发板，设计一个数码管循环显示程序。通过编程在数码管上显示八位英文字符和数字
评级：0 浏览量：1618 收藏量：0 资源大小：145KB 上传时间：2020-05-31

: Xilinx FPGA工程例子源码 VERILOG设计源码学习资料合集 (78个).zip Xilinx FPGA工程例子源码 VERILOG设计源码78个合集： 1024点FFT快速傅立叶变换.zip AD7266的Verilog驱动程序.zip BOOTLOADER (基于Platform Flash).rar ChipScope使用示例.zip DDR SDRAM控制器verilog代码.zip DDR ...
评级：5 浏览量：2230 收藏量：45 资源大小：100.96MB 上传时间：2021-12-10

: 课程设计-verilog设计数字跑表.docx Solution：根据要求，采用自底向上的设计方法：（本来是打算用ise和modelsim做的，但是因为我的ise版本必须建立仿真文本文件才能仿真，很不熟悉，又因为时间仓促，各种考试的压力，选择了自己熟悉的max+plus2进行...
评级：5 浏览量：1236 收藏量：3 资源大小：302KB 上传时间：2022-03-29

: 基于verilog的建议iic的设计做数电课程设计的
评级：0 浏览量：185 收藏量：0 资源大小：4KB 上传时间：2021-06-19

: JEPG Encoder IP verilog设计及实现采用通用的常规 Verilog 代码编写，可用于任何 FPGA。该内核不依赖任何专有 IP 内核，而是用 Verilog 编写了实现 JPEG 编码器所需的所有功能，代码完全独立。
评级：5 浏览量：50 收藏量：1 资源大小：206KB 上传时间：2023-10-07

: Verilog设计练习十例及答案.pdf Verilog设计练习十例及答案.pdf
评级：0 浏览量：96 收藏量：0 资源大小：1.58MB 上传时间：2021-10-14

: SVM分类器Verilog设计材料 SVM经典分类器设计材料及Verilog Python代码，可用于设计参考
评级：0 浏览量：485 收藏量：3 资源大小：908KB 上传时间：2019-02-15

: 基于FPGA的DCT变换verilog设计+word版论文。基于FPGA的DCT变换verilog设计+word版论文。首先对整数DCT变换常见快速算法进行了分析，得出了基于类DCT矩阵进行变换的DCT变换较其它的快速算法更适合硬件实现，并利用Verilog HDL硬件描述语言开发了RTL级代码，并...
评级：5 浏览量：592 收藏量：5 资源大小：7.04MB 上传时间：2022-05-14

: verilog设计篮球比赛的定时器可编程逻辑器件（verilog），包含一个时钟和两个时钟的程序和测试代码
评级：0 浏览量：589 收藏量：7 资源大小：30KB 上传时间：2014-01-05

: 基于Verilog语言设计32位全加器基于Verilog语言设计的电路。基于Verilog设计一个32位全加器，这个32位全加器是基于8位全加器、4位全加器设计的。
评级：0 浏览量：2101 收藏量：4 资源大小：444B 上传时间：2020-08-05

: Verilog设计教程-夏宇闻 Verilog设计教程-夏宇闻
评级：0 浏览量：36 收藏量：0 资源大小：1.76MB 上传时间：2023-07-08

资源推荐

相关资源标签

verilog 篮球比赛流水灯模块设计 verilog设计 BRT路口设计 FPGA Vivado 数字逻辑电路 verilog代码异常中断 CPU 硬件设计设计经验 EDA软件计算机组成原理有限状态机与Verilog设计俄罗斯方块 Xilinx DDRSDRAM控制器参考设计 fpga开发文档资料 DCT变换同步FIFO QR分解数字跑表编程语言课程资源网络协议 JEPG