IP核

本专辑为您列举一些 IP核方面的下载的内容, IP核等资源。把最新最全的 IP核推荐给您,让您轻松找到相关应用信息,并提供 IP核下载等功能。本站致力于为用户提供更好的下载体验，如未能找到 IP核相关内容，可进行网站注册，如有最新 IP核相关资源信息会推送给您。

阅读全文

IP核

: ALTERA FIFO IP核使用verilog代码 FIFO，在FPGA中是一种非常基本，使用非常广泛的模块。FPGA高手可能觉得不值一提，但对于像我这样的新手，有时却是个大问题，弄了一个多月，总算有所进展，希望把自己的一些总结写下来，一方面希望对其他入门者有所...
评级：0 浏览量：391 收藏量：0 资源大小：155KB 上传时间：2019-01-07

: 3-8译码器设计和IP核 .pdf 3-8译码器设计和IP核 讲述了译码器的使用，及其verilog编程方法，以及IP核的应用
评级：0 浏览量：339 收藏量：0 资源大小：613KB 上传时间：2019-07-09

: VIVADO DDS IP核设置主要讲述了VIVADO 软件中DDS IP核的设置方法和设计流程，以正弦波为例。说明了dds核频率控制字和相位控制字的计算，并利用VIVADO自带的仿真软件编写了测试向量进行了仿真，给出了仿真结果。
评级：5 浏览量：4887 收藏量：20 资源大小：223KB 上传时间：2018-09-13

: ARINC429总线IP核设计及应用探讨摘要: 介绍一种基于EDA技术实现ARINC429总线IP核的设计方法，并给出了在FPGA上的实现结果，以及该IP核在以PCI总线为主机接口的测试系统中的应用。与传统专用芯片相比，该IP核增加了单次或循环发送功能、深度触发...
评级：0 浏览量：197 收藏量：0 资源大小：205KB 上传时间：2020-10-22

: 应用于SoC设计中IP核的接口技术 IP核的复用是SoC设计的关键，但困难在于缺乏IP核与系统的接口标准，因此，开发统一的IP核接口标准对提高IP核的复用意义重大。本文简单介绍IP核概念，然后从接口标准的角度讨论在SoC设计中提高IP核的复用度，从而简化...
评级：0 浏览量：149 收藏量：0 资源大小：138KB 上传时间：2020-12-07

: IP核在SoC设计中的接口技术 IP核的复用是SoC设计的关键，但困难在于缺乏IP核与系统的接口标准，因此，开发统一的IP核接口标准对提高IP核的复用意义重大。本文简单介绍IP核概念，然后从接口标准的角度讨论在SoC设计中提高IP核的复用度，从而简化...
评级：0 浏览量：166 收藏量：0 资源大小：79KB 上传时间：2020-11-26

: Tensilica Diamond标准处理器IP核支持低成本FPGA仿真软件开发工程师可利用该通用并低成本的FPGA开发板，在Xilinx Virtex-4 FPGA运行Diamond Standard处理器IP核，从而加速软件设计、调试和程序优化。 Tensilica公司Diamond Standard软件开发工程师的工具包...
评级：0 浏览量：123 收藏量：0 资源大小：46KB 上传时间：2021-01-19

: aurora 64B/66B ip 核设置与例程代码详解本文是总结aurora 64B/66B ip的学习成果。主要是从ip核的设置与ip的例程代码，以及aurora的读写时序三方面来介绍aurora的使用情况。
评级：4 浏览量：4928 收藏量：15 资源大小：650KB 上传时间：2018-11-22

: EDA/PLD中的基于VHDL语言的IP核验证如果能对IP核进行验证、测试和集成．就可以加速SoC的设计，而这需要从以下5个方面进行考虑。代码纯化．指在代码设计中及完成后进行自定义的、IEEE标准的、设计重用的、可综合性和可测试性等方面的规则检查；代码...
评级：0 浏览量：100 收藏量：0 资源大小：104KB 上传时间：2020-12-08

: I2C器件接口IP核的CPLD设计摘要：根据单片机I2C串行扩展的特点，在EDA软件MaxplusII的环境下，利用AHDL语言，建立IP核。此设计利用状态机实现，在给出设计的同时详细说明IP核的建立过程，并下载到芯片通过硬件试验验证。关键词：可编程...
评级：0 浏览量：61 收藏量：0 资源大小：125KB 上传时间：2020-12-10

: Vivado 下 IP核之 PLL实验本实验基于 Xinlinx 黑金 AX7A035t FPGA 开发板，输出 4 个不同时钟频率或相位的时钟，并在 Vivado 中进行仿真以验证结果，最后生成比特流文件并将下载到开发板上，使用示波器来测量时钟的频率。
评级：0 浏览量：165 收藏量：0 资源大小：1.24MB 上传时间：2023-06-15

: 通信与网络中的SoC及其IP核的设计与其在通信中的应用研究摘　要：提出现代集成电路技术中的SoC及其IP核的设计方法，在分析SoC的特点及其IP核的基本特征的基础上，给出了系统级设计软件、IP核开发流程和关键技术，并将其应用于NGN中综合业务接入系统的具有自主知识产权的...
评级：0 浏览量：86 收藏量：0 资源大小：191KB 上传时间：2020-12-07

: 模拟技术中的简介一种USB IP核的设计方案及FPGA验证 1 引言　USB ,是英文Universal Serial BUS（通用串行总线）的缩写，而其中文简称为“通串线，是一个外部总线标准，用于规范电脑与外部设备的连接和通讯。...　在设计IP核时应注意其可重用性，为
评级：0 浏览量：102 收藏量：0 资源大小：195KB 上传时间：2020-10-22

: 基于Avalon-ST接口帧读取的IP核设计应用研究 SoPC可编程片上系统将软核处理器Nios II、存储器、I/O等IP核集成到单片FPGA上，SOPC它是用可编程逻辑技术把整个系统放到一块硅片上，来用于嵌入式系统的研究和电子信息处理。 SOPC是一种特殊的嵌入式系统，它是片...
评级：0 浏览量：98 收藏量：0 资源大小：212KB 上传时间：2020-10-22

: 简介一种USB IP核的设计方案及FPGA验证 1 引言　USB ,是英文Universal Serial BUS（通用串行总线）的缩写，而其中文简称为“通串线，是一个外部总线标准，用于规范电脑与外部设备的连接和通讯。...　在设计IP核时应注意其可重用性，为
评级：0 浏览量：89 收藏量：1 资源大小：246KB 上传时间：2021-01-20

: Chips&Media新推出支持RealVideo HD播放的硬件IP核 Chips&Media宣布其为首家研发支持在HD分辩率下(1080p或更高)对RealVideo 媒体进行硬件解码的视频IP的公司。通过增加支持Real Video的功能，Chips&Media使得一系列可支持播放分辨率为D1 (standard TV) ~ HD，...
评级：0 浏览量：314 收藏量：0 资源大小：44KB 上传时间：2020-11-24

: FPGAIP核的设计.pdf FPGA能够减少电子系统的开发风险和开发成本，缩短上市时间，降低维护升级成本，广泛地应用在电子系统中。随着集成电路向着片上系统 ( S o c)的发 ... 试以及l p 核接口的测试，结果表明FPGA I P核的整体功能正确。
评级：0 浏览量：339 收藏量：1 资源大小：3.24MB 上传时间：2019-07-23

: 基于DDR3存储器接口控制器IP核的视频数据处理引言与过去几代（DDR和DDR2）器件相比，DDR3存储器器件有了明显的进步。DDR3存储器系统可以大大提升各种数据处理应用的性能。为了充分利用和发挥DDR3存储器的优点，使用一个高效且易于使用的DDR3存储器接口控制...
评级：0 浏览量：274 收藏量：0 资源大小：184KB 上传时间：2020-10-23

: 通信与网络中的基于ARM平台的MAC协议IP核设计摘要：在介绍IEEE802.11MAC协议结构的基础上，给出协议开放的方案和步骤，提出IEEE802.11MAC协议在32位ARM7TDMI微处理器S3C4510B上的一种移植方案，开发出了嵌入式IEEE802.11MAC协议的IP核。同时，围绕着IEEE802.11...
评级：0 浏览量：119 收藏量：1 资源大小：109KB 上传时间：2020-12-13

: 嵌入式系统/ARM技术中的IP核居然也有软与硬之分？但SoC研发业者在选择核心时会面临许多挑战，在判断何种核心最适合某种SoC时，更须谨慎的考虑，业者须决定核心的种类（软核或硬核）、技术数据的质量、以及IP供货商的可靠度与专业性。本文将探讨每项领域并提供相关...
评级：0 浏览量：368 收藏量：0 资源大小：103KB 上传时间：2020-12-08

: 通信与网络中的Leon2微处理器IP核原理及应用摘要介绍一款开源的、...关键词 Leon2 SPARC V8 AMBA VHDL 交叉编译器引言 Leon2是GaislerResearch公司于2003年研制完成的一款32位、符合IEEE-1754(SPARCVS)结构的处理器IP核。它的前身是欧空局研制的Leon以及E
评级：0 浏览量：102 收藏量：0 资源大小：136KB 上传时间：2020-12-13

: EDA/PLD中的Tensilica Diamond标准处理器IP核支持低成本FPGA仿真软件开发工程师可利用该通用并低成本的FPGA开发板，在Xilinx Virtex-4 FPGA运行Diamond Standard处理器IP核，从而加速软件设计、调试和程序优化。 Tensilica公司Diamond Standard软件开发工程师的工具包...
评级：0 浏览量：107 收藏量：0 资源大小：48KB 上传时间：2020-12-01

: 基于嵌入式处理器软核Nios II的IP复用技术及应用引言：　嵌入式处理器是嵌入式系统的，有硬核和软核之分。其中，嵌入式处理器软核以其更大的使用灵活性，更低廉的成本，受到了研发人员和市场的广泛欢迎。Altera公司推出的嵌入式处理器软核Nios II更是软核处理器中...
评级：0 浏览量：93 收藏量：0 资源大小：146KB 上传时间：2021-01-19

: 嵌入式系统/ARM技术中的基于IP复用设计的微处理器FSPLCSOC模块 1 引言　文中采用IP核复用方法和SOC技术基于AVR 8位微处理器AT90S1200IP Core设计专用PLC微处理器FSPLCSOC模块。　随着芯片集成程度的飞速提高，IC产业中形成了以片上系统SOC(System-...　2 IP核复用　IP核复用
评级：0 浏览量：108 收藏量：0 资源大小：185KB 上传时间：2020-11-07

: 嵌入式系统/ARM技术中的在FPGA上对OC8051 IP核的纠正与检测　分析OpenCores网站提供的一款OC8051IP核的基础上，给出了一种仿真调试方案；利用该方案指出了其中若干逻辑错误并对其进行修改。　1 OC8051结构分析　OpenCores网站提供的OC8051 IP核与8051的系统结构相同，如图...
评级：0 浏览量：90 收藏量：0 资源大小：287KB 上传时间：2020-10-23

: 元器件应用中的Actel针对军事、航天和通信应用推出两款IP核.. Actel公司宣布推出两款全新IP核Core1553BRT-EBR和CoreCORDIC，为与Actel的耐辐射及具固件错误免疫力的现场可编程门阵列(FPGA)同用而优化。Core1553BRT-EBR支持新兴的SAE AS5682标准，是完备的双冗余高比特率(EBR)...
评级：0 浏览量：86 收藏量：0 资源大小：54KB 上传时间：2020-12-02

: 嵌入式系统/ARM技术中的基于IP核的PCI总线接口设计与实现通过为现有嵌入式系统增加因特网接入能力来扩展其功能，以Internet为介质实现信息交互，从而产生了嵌入式Internet技术，要实现嵌入式设备的网络化，需要实现TCP/IP网络协议栈，但由于Internet上各种通信协议对计算机...
评级：0 浏览量：57 收藏量：0 资源大小：140KB 上传时间：2020-12-08

: DDR3 MIG IP核DDR3读写测试解决方案近期学习使用Verilog编写DDR3接口的读写测试，在编写过程中遇到许多问题，最终还是功夫不负，实现了DDR3数据写入和数据读取功能。这是完整的工程文件，可以直接进行仿真测试。
评级：5 浏览量：1605 收藏量：12 资源大小：32.71MB 上传时间：2021-08-19

: 嵌入式系统/ARM技术中的瑞萨电子USB 3.0主机控制器及其IP核心获USB-IF认证近日瑞萨电子宣布，其最新款USB 3.0 xHCI（eXtensible Host Controller Interface）主机控制器（零件编号μPD720200A）及USB 3.0 IP核心，已通过USB-IF之USB 3.0兼容性及认证测试。 USB-IF（ USB Implemente
评级：0 浏览量：131 收藏量：0 资源大小：90KB 上传时间：2020-10-22

: 17061833於文卓_实验2.IP核乘法器1 end endmodule 仿真波形仿真结果分析可以看到当A和B赋值后，clk经过一个上跳沿输入结果到P当A为1时，P的值就为B的值当A为3
评级：0 浏览量：32 收藏量：0 资源大小：1.1MB 上传时间：2022-08-08

: ARM contex M1 FPGA软核 for xilinx ARM DesignStart 项目的免费IP，contex M1 FPGA 软核 for xilinx。要感谢我就多送我几分吧。
评级：0 浏览量：143 收藏量：0 资源大小：6.54MB 上传时间：2019-01-28

: Mentor Graphics首推USB集成子系统IP产品为了帮助用户降低成本，缩短设计周期，Mentor Graphics公司推出首款集成子系统IP产品，该子系统由经过硅验证的硬件和软件IP组成。 Mentor Graphics此次首推的子系统IP线是一个完整的USB解决方案，包含了数字...
评级：0 浏览量：155 收藏量：0 资源大小：76KB 上传时间：2020-12-02

: 通信与网络中的Octasic多核心媒体网关DSP面向基于IP的语音视频应用 Octasic,Inc.宣布推出面向基于IP的语音、视频和数据应用的下一代多核心网关DSP平台。Vocallo将极大的灵活性与完美的语音和视频质量相结合，为当前以及将来的媒体网关提供全面的解决... Vocallo以Octasic特有的DSP核
评级：0 浏览量：53 收藏量：0 资源大小：52KB 上传时间：2020-12-02

: 嵌入式系统/ARM技术中的QuickLogic嵌入式SDIO IP和SDIO参考设计 QuickLogic公司今天宣布推出可嵌入QuickLogic 微瓦FPGA产品系列Eclipse II:trade_mark:的SDIO主控器IP核。为了进一步缩短客户产品设计的时间，QuickLogic同时还提供基于Eclipse II QL8325和QL8150 的SDIO参考...
评级：0 浏览量：155 收藏量：0 资源大小：53KB 上传时间：2020-12-13

: uart_16550 uart_16550，VHDL语言，供参考学习使用
评级：0 浏览量：848 收藏量：0 资源大小：16KB 上传时间：2020-04-06

: Javascript核心读书有感之语言核心读此书之前，感谢淘宝技术团队对此javascript核心的翻译，感谢弗拉纳根写出此书。感谢你们无私的分享，仅以此笔记献给你们的辛勤付出。一：javascript语言核心本章之后，我们将主要关注javascript的基础知识。...
评级：0 浏览量：108 收藏量：0 资源大小：123KB 上传时间：2020-12-12

: IP地址查询 v3.0 php版并且会随着淘宝IP地址库实时更新。所以您获得的数据将会是最新的。 2.此3.0核心函数代码加密其它2.0 1.0 版本完全开源 3.define('SINA_SAE', '0'); //是否启用新浪SAE平台1为使用0为不使用 4.define('REWRITE', ...
评级：0 浏览量：221 收藏量：0 资源大小：11KB 上传时间：2021-05-14

: SOPC中NiosII的LCD显示驱动IP设计摘要：针对SOPC Builder系统没有提供128064液晶模块驱动的问题，以CBGl28064液晶模块为例，采用有限状态机，用Verilog HDL语言设计了显示驱动IP核，并构建了基于NiosII嵌入式处理器的片上系统。通过把显示驱动IP核到...
评级：0 浏览量：116 收藏量：0 资源大小：239KB 上传时间：2021-01-19

: 演示ASIC IP性能与质量需要有FPGA中立的设计流程这使得设计复杂SoC的公司愈发倾向于为其设计中的大多数模块购买IP核授权，而不是构建自己的内部定制版本。选择合适的IP核是这种开发范式的基本挑战；同时，评估和展示这些内核的方法对购买者和开发人员同样重要。 ...
评级：0 浏览量：73 收藏量：0 资源大小：931KB 上传时间：2021-01-19

: 消费类 IP Camera 参考设计开发指南.pdf 海思低功耗 WIFI 门铃方案（Hi3518EV300+Hi1131s+MCU+LiteOS) 一、具体方案实现： 1、硬件设计电源管理是核心。 2、设备固件开发LiteOS+唤醒。 3、音视频平台+唤醒服务器。... 4、APP 可免费提供源码参考，...
评级：0 浏览量：434 收藏量：2 资源大小：2.05MB 上传时间：2019-10-31

: 通信与网络中的一种IP电话的DSP实现关键词： IP电话；DSP；语音编码引言传统的电话网是以电路交换的方式传输语音信号的，它需要的基本带宽为64kbit/s。据统计，在正常通话情况下，大约只有40％的时间为有声期，其余时间电路均为空占，网络带宽...
评级：0 浏览量：92 收藏量：0 资源大小：172KB 上传时间：2020-12-13

: 基于MicroBlaze软核的FPGA片上系统设计 MicroBlaze 是基于Xilinx公司FPGA的微处理器IP核，和其它外设IP核一起，可以完成可编程系统芯片（SOPC）的设计。MicroBlaze 处理器采用RISC架构和哈佛结构的32位指令和数据总线，可以全速执行存储在片上存储器和...
评级：0 浏览量：351 收藏量：0 资源大小：89KB 上传时间：2020-12-10

: 基于QDR-IV SRAM 实现网络流量管理统计计数器 IP设计网络路由器带有用于性能监控、流量管理、网络追踪和网络安全的统计计数器。计数器用来记录数据包到达和离开的次数以及特定事件的次数，比如当网络出现坏包时。数据包的到达会使多个不同的统计计数器发生更新;...
评级：0 浏览量：107 收藏量：0 资源大小：258KB 上传时间：2021-01-19

: 5个可以帮你理解JavaScript核心闭包和作用域的小例子这里有5个小脚本，有助于你真正理解JavaScript核心–闭包和作用域。没有在控制台运行之前，尝试回答每个案例中会弹出什么内容，然后你可以创建一个测试文件去核对你的答案。你准备好了吗？ 1、 ...
评级：0 浏览量：77 收藏量：0 资源大小：28KB 上传时间：2020-12-09

: 基于Xilinx FPGA的高速Viterbi回溯译码器摘　要：分析了新一代通信系统的发展对Viterbi译码器速率提出了更高的要求，通过优化Viterbi译码器结构，在XilinxVirtexIIPFGA上实现了速率30Mb／s以上的256状态Viterbi软译码。关键词：Viterbi；...
评级：0 浏览量：261 收藏量：0 资源大小：225KB 上传时间：2021-02-03

: 明导发表支持中芯国际130nm制程的SATA物理层IP 明导国际(Mentor Graphics)日前宣布，针对中芯国际(SMIC)130nm通用制程的串行ATA物理层IP核心已经上市。这款SATA物理层IP核心将可加速SATA储存方案产品的开发，同时降低功耗和设计规模。明导的MSATA物理层S130A IP...
评级：0 浏览量：113 收藏量：0 资源大小：32KB 上传时间：2020-12-04

: 中国IP酒店行业报告：主题酒店 IP 酒店产业链上游核心参与者包括房源提供商、IP 资源提供方、酒店用品供应商。（1）房源供应商：房源供应商为 IP 酒店提供经营场地，主要参与者为房地产商或物业业主等。现阶段，除了迪士尼、长隆、华强方特等...
评级：0 浏览量：148 收藏量：0 资源大小：3.18MB 上传时间：2021-03-25

: 基于DSPBuilder的FIR设计.rar 利用DSPBuilder遵照潘松老师编写的《现代DSP技术》完成的三种FIR滤波器的设计 1.直接型16阶FIR 2.IP核的FIR设计 3.VHDL模块插入设计
评级：0 浏览量：105 收藏量：0 资源大小：17.8MB 上传时间：2020-03-24

: 基于FPGA的usb1.1协议IP core设计采用verilog编写，这里是 USB核心的分层视图： usb1_core | + - usb_phy | | | + - usb_tx_phy | | | + - usb_rx_phy | + - usb1_utmi_if | + - usb1_pl ... + - generic_dpram
评级：0 浏览量：269 收藏量：0 资源大小：83KB 上传时间：2019-04-25

: 基于PCI Core的链式DMA控制器设计 Altera公司提供的软件包：PCICompiler可以参数化地生成用于PCI接口的IP核——Megacore。该IP核包含了PCI控制电路的所有功能，完成总线协议的转换，并将复杂的、电气和时序要求高的PCI转换为易于操作的本地接口逻辑。...
评级：0 浏览量：48 收藏量：0 资源大小：299KB 上传时间：2021-02-03

资源推荐

相关资源标签

vivado verliog aurora64B/66 ip设置例程代码 ALTERA FIFO FPGA Contex xlinx IP USB verilo verilog 嵌入式系统 Camera Hi3518EV300 LiteOS 门铃方案 DSPBuilder uart 16550 VHDL 模拟技术嵌入式系统/ARM技术 HD播放的硬件IP核 EDA/PLD 通信与网络 Mentor 元器件应用 ip rip 闭包 log文件 script var函数 var方法对象数组赋值语句 SRAM IP设计 Tensilica 基于PCI 智慧城市 PHP源代码 FPAG DDR3 DDR3读写测试 fpga