没有合适的资源?快使用搜索试试~ 我知道了~
嵌入式系统设计师考试笔记(完整整理版)
5星 · 超过95%的资源 需积分: 11 35 下载量 191 浏览量
2013-08-29
10:06:13
上传
评论
收藏 566KB PDF 举报
温馨提示
软考嵌入式系统设计师笔记,很多网站都有分享,这里也给大家发一份,给需要的朋友
资源推荐
资源详情
资源评论
嵌入式系统设计师考试笔记之嵌入式系统基础知识
作者: intq 时间: 2009-9-21 文章来源:来自网络
一、引言
自《嵌入式系统设计师考试复习笔记之存储管理篇》在嵌入式在线的博客出现后,意外的得到很多朋
友的关注和评论,收到不少朋友的邮件,问一些有关考试的问题,希望得到我的复习笔记的其他部分。我
非常感谢他们,他们的热切关注,使我有了继续往下写的无限动力,使我萌生了将我以前的复习笔记、考
试经验结合大纲教程并重新按《教程》的章节顺序整理一份适合考生复习的笔记手册,笔记后面再分析历
年的真题,按章节考点找出相关的考题进行分析,希望能和有兴趣的人们一起讨论讨论。
嵌入式系统设计师的一天考试分为上午和下午部分,两部分的考试方式、试题难度、考点分布和复习
方法都是不同的 。 这次我们讨论的是嵌入式系统基础知识 , 我本人觉得 , 这部分出下午大题的可能性不大
,
主要是分布在上午的 75 道选择题之中。
从历年的真题和考试大纲来看,上午的选择题主要考查一些基本概念,重要原理的理解,一些关键技
术和一些重要的原理引申出来的简单计算。根据这些考试特点,复习的时候可以采用适当的策略,当然每
个人的方法都是不一样的,适合自己的办法才是最好的办法。方法大家可以自己慢慢去体会,我的也不多
说了,通过笔记和真题分析就可以体现处理。对于很多关键的知识点和基本概念,除了记住之外还要彻底
理解,否则出题的时候会进行一些变换,或者引申一些计算,那么就算你知道考那个考点,可能你也做不
好。
在复习的过程中,你要记住:你不是要考一个很高的分数,而是要考一个通过的分数,在复习过程中
可以放弃一些内容,只要保证在大部分基本概念,关键技术,重要原理和历年考点上都把握住,能够拿到
需要的分数就可以了。
二、复习笔记
1 、嵌入式系统的定义
( 1 )定义:以 应用为中心 ,以 计算机技术为基础 ,软硬件 可裁剪 ,适应应用系统对功能、可靠性 、 成
本、体积、功耗严格要求的 专用计算机系统 。
( 2 )嵌入式系统发展的 4 个阶段:无操作系统阶段、简单操作系统阶段、实时操作系统阶段、面 向
Internet 阶段。
( 3 ) 知识产权核 ( IP 核 ) : 具有知识产权的 、 功能具体 、 接口规范 、 可在多个集成电路设计中重复使
用的功能模块,是实现系统芯片( SOC )的基本构件。
( 4 ) IP 核模块有 行为 、 结构 和 物理 3 级不同程度的设计,对应描述功能行为的不同可以分为三类 : 软
核、固核、硬核 。
2 、嵌入式系统的组成: 硬件层、中间层、系统软件层和应用软件层
( 1 )硬件层:嵌入式微处理器、存储器、通用设备接口和 I/O 接口。
嵌入式核心模块 =微处理器+电源电路+时钟电路+存储器
Cache : 位于主存和嵌入式微处理器内核之间 , 存放的是最近一段时间微处理器使用最多的程序代
码和数据 。 它的主要目标是减小存储器给微处理器内核造成的存储器访问瓶颈 , 使处理速
度更快。
( 2 ) 中间层 ( 也称为硬件抽象层 HAL 或者板级支持包 BSP ) : 它将系统上层软件和底层硬件分离开来
,
使系统上层软件开发人员无需关系底层硬件的具体情况,根据 BSP 层提供的接口开发即可。
BSP 有两个特点:硬件相关性和操作系统相关性。
设计一个完整的 BSP 需要完成两部分工作:
A 、 嵌入式系统的硬件初始化和 BSP 功能。
片级初始化 :纯硬件的初始化过程,把嵌入式微处理器从上电的默认状态逐步设置成系统所要
求的工作状态。
板级初始化 :包含软硬件两部分在内的初始化过程,为随后的系统初始化和应用程序建立硬件
和软件的运行环境。
系统级初始化 :以软件为主的初始化过程,进行操作系统的初始化。
B 、 设计硬件相关的设备驱动。
( 3 )系统软件层:由 RTOS 、文件系统、 GUI 、网络系统及通用组件模块组成。
RTOS 是嵌入式应用软件的基础和开发平台。
( 4 )应用软件:由基于实时系统开发的应用程序组成。
3 、实时系统
( 1 ) 定义 : 能在指定或确定的时间内完成系统功能和对外部或内部 、 同步或异步时间做出响应的系统 。
( 2 ) 区别 : 通用系统一般追求的是系统的 平均响应时间和用户的使用方便 ; 而实时系统主要考虑的是
在最坏情况下的系统行为 。
( 3 )特点:时间约束性、可预测性、可靠性、与外部环境的交互性。
( 4 ) 硬实时 ( 强实时 ) : 指应用的时间需求应能够得到完全满足 , 否则就造成重大安全事故 , 甚至造
成重大的生命财产损失和生态破坏,如:航天、军事。
( 5 ) 软实时 ( 弱实时 ) : 指某些应用虽然提出了时间的要求 , 但实时任务偶尔违反这种需求对系统运
行及环境不会造成严重影响,如:监控系统、实时信息采集系统。
( 6 )任务的约束包括:时间约束、资源约束、执行顺序约束和性能约束。
4 、实时系统的调度
( 1 )调度:给定一组实时任务和系统资源,确定每个任务何时何地执行的整个过程。
( 2 ) 抢占式调度 : 通常是优先级驱动的调度 , 如 uCOS 。 优点是实时性好 、 反应快 , 调度算法相对简单
,
可以保证高优先级任务的时间约束;缺点是上下文切换多。
( 3 ) 非抢占式调度 : 通常是按时间片分配的调度 , 不允许任务在执行期间被中断 , 任务一旦占用处理
器就必须执行完毕或自愿放弃 , 如 WinCE 。 优点是上下文切换少 ; 缺点是处理器有效资源利用率低 , 可调度
性不好。
( 4 ) 静态表驱动策略 : 系统在运行前根据各任务的时间约束及关联关系 , 采用某种搜索策略生成一张
运行时刻表,指明各任务的起始运行时刻及运行时间。
( 5 )优先级驱动策略:按照任务优先级的高低确定任务的执行顺序。
( 6 )实时任务分类:周期任务、偶发任务、非周期任务。
( 7 ) 实时系统的 通用结构模型 : 数据采集任务 实现传感器数据的采集 , 数据处理任务 处理采集的数据
、
并将加工后的数据送到 执行机构管理任务 控制机构执行。
5 、嵌入式微处理器体系结构
( 1 ) 冯诺依曼结构 : 程序和数据 共用一个存储空间 , 程序指令存储地址和数据存储地址指向同一个存
储器的不同物理位置,采用单一的地址及数据总线,程序和数据的宽度相同。例如: 8086 、 ARM7 、 MIPS …
( 2 ) 哈佛结构 : 程序和数据是 两个相互独立的存储器 , 每个存储器独立编址 、 独立访问 , 是一种将程
序存储和数据存储分开的存储器结构。例如: AVR 、 ARM9 、 ARM10 …
( 3 ) CISC 与 RISC 的特点比较(参照教程 22 页)。
计算机执行程序所需要的时间 P 可以用下面公式计算:
P=I × CPI × T
I :高级语言程序编译后在机器上运行的指令数。
CPI :为执行每条指令所需要的平均周期数。
T :每个机器周期的时间。
( 4 )流水线的思想:在 CPU 中把一条指令的串行执行过程变为若干指令的子过程在 CPU 中重叠执行 。
( 5 )流水线的指标:
吞吐率 : 单位时间里流水线处理机流出的结果数 。 如果流水线的子过程所用时间不一样长 , 则吞
吐率应为最长子过程的倒数。
建立时间 :流水线开始工作到达最大吞吐率的时间。若 m 个子过程所用时间一样,均为 t ,则建
立时间 T = mt 。
( 6 )信息存储的字节顺序
A 、存储器单位:字节( 8 位)
B 、 字长 决定了微处理器的寻址能力,即虚拟地址空间的大小。
C 、 32 位微处理器的虚拟地址空间位 2
32
,即 4GB 。
D 、 小端字节顺序 :低字节在内存低地址处,高字节在内存高地址处。
E 、 大端字节顺序 :高字节在内存低地址处,低字节在内存高地址处。
F 、网络设备的存储顺序问题取决于 OSI 模型底层中的 数据链路层 。
6 、逻辑电路基础
( 1 )根据电路 是否具有存储功能 ,将逻辑电路划分为: 组合逻辑电路 和 时序逻辑电路 。
( 2 ) 组合逻辑电路 : 电路在任一时刻的输出 , 仅取决于该时刻的输入信号 , 而与输入信号作用前电路
的状态无关。常用的逻辑电路有 译码器 和 多路选择器等 。
( 3 ) 时序逻辑电路 : 电路任一时刻的输出不仅与该时刻的输入有关 , 而且还与该时刻电路的状态有关
。
因此,时序电路中必须包含 记忆元件 。 触发器 是构成时序逻辑电路的 基础 。常用的时序逻辑电路有 寄存器
和 计数器等 。
( 4 )真值表、布尔代数、摩根定律、门电路的概念。(教程 28 、 29 页)
( 5 ) NOR (或非)和 NAND (与非)的门电路称为 全能门电路 ,可以实现任何一种逻辑函数。
( 6 )译码器:多输入多输出的组合逻辑网络。
每输入一个 n 位的二进制代码,在 m 个输出端中最多有一个有效。
当 m = 2
n
是,为 全译码 ;当 m<2
n
时,为 部分译码 。
( 7 ) 由于集成电路的高电平输出电流小 , 而低电平输出电流相对比较大 , 采用集成门电路直接驱动 LE D
时,较多采用 低电平驱动方式 。液晶七段字符显示器 LCD 利用液晶有外加电场和无外加电场时不同的光学
特性来显示字符。
( 8 ) 时钟信号 是时序逻辑的基础 , 它用于决定逻辑单元中的状态合适更新 。 同步 是时钟控制系统中的
主要制约条件。
( 9 )在选用触发器的时候, 触发方式 是必须考虑的因素。触发方式有两种:
电平触发 方式:具有结构简单的有点,常用来组成暂存器。
边沿触发 方式:具有很强的抗数据端干扰能力,常用来组成寄存器、计数器等。
7 、总线电路及信号驱动
( 1 )总线是各种信号线的集合,是嵌入式系统中各部件之间传送 数据 、 地址 和 控制信息 的公共通路
。
在同一时刻,每条通路线路上能够传输一位二进制信号。按照总线所传送的信息类型,可以分为: 数据总
线( DB )、地址总线( AB ) 和 控制总线( CB ) 。
( 2 )总线的主要参数:
总线带宽 :一定时间内总线上可以传送的数据量,一般用 MByte/s 表示。
总线宽度 :总线能同时传送的数据位数( bit ),即人们常说的 32 位、 64 位等总线宽度的概念,
也叫 总线位宽 。总线的位宽越宽,总线每秒数据传输率越大,也就是总线带宽越宽。
剩余64页未读,继续阅读
资源评论
- zhx198009152014-01-19不错。挺适合的!!!
- lvdou0072013-10-24学习android 的 谢谢这个网站了
- iaau09082016-08-24好资料,排版清晰呀,0分太仁慈了
- hexiaoqing2015-02-26学习的好资料
懒羊羊的csdn
- 粉丝: 0
- 资源: 3
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功