Capture-CIS原理图设计后处理

【Capture_CIS原理图设计后处理】是指在完成Cadence Capture_CIS环境下绘制的电路原理图后，进行的一系列检查和处理步骤，确保设计的准确性和完整性，以便于后续的PCB设计流程。以下是详细的知识点说明： 1. **元器件编号**（Annotate、Back-annotate）： - 元器件编号是电路设计中的关键，应遵循一定的原则，避免在布局完成后重新排列已编号的元件，尽量只对新增加的元件进行编号。 - 常见的元器件编号格式包括字符代号（如U表示通用电路单元）和元件类别（如D表示二极管，R表示电阻等）。 - 自动编号可以在放置或复制元件时自动递增，可通过设置"Automatically reference placed"和"Preserve reference on copy"选项来控制。 - Annotate编号允许自定义页面的元件起始和终止编号，可以选择更新所有元件或特定页面，并提供五种操作模式，包括增量更新、无条件更新、重置参考数字、添加和删除跨页引用。 2. **设计规则检查**（DRC）： - DRC检查是验证原理图设计是否符合电气和物理规则的过程，例如检查短路、开路、重复网络、封装错误等。 - 完成DRC可以确保设计符合预设的设计规范，减少潜在的问题。 3. **元器件属性参数更新**： - 在设计过程中，可能需要更新元器件的属性参数，如值、制造商、封装等，确保这些信息与实际使用的元件一致。 4. **生成网表**： - 网表是连接原理图与PCB设计的桥梁，它描述了元器件间的连接关系，必须在设计完成后正确生成，以供PCB布线使用。 - 确保所有元器件都有唯一且正确的位号，以避免在生成网表时出现错误。 5. **元器件信息统计和BOM输出**： - 统计元器件信息，如数量、类型、供应商等，以便于采购和库存管理。 - 生成Bill of Materials (BOM)，列出所有元件及其详细信息，用于生产制造。 6. **元器件编号反标**（Back Annotate）： - 当需要在原理图中更新已修改的PCB布局信息时，可以使用Back Annotate功能，通过交换文件（如swap文件）调整元器件或引脚编号。 - Swap文件通常由第三方软件生成，如Allegro，在管脚交换或调整时使用。 以上步骤对于保证Capture_CIS原理图设计的准确性和一致性至关重要，每个环节都需要仔细检查和处理，以确保后续的PCB设计流程能够顺利进行。在具体操作中，应参考相关软件的用户手册和教程，如《OrCAD Capture CIS 9 实用教程》，以获取更详细的操作指南。