一、 课程设计任务及要求
1. 课程设计任务:用 CPLD 设计简易数字时钟。
2. 要求:
(1)具有计时功能,用 6 位数码管分别显示时、分、秒信号。
(2)具有校时功能,进行时校时时不能对分计数器的状态有影响,进行分校时时不能对时计数
器的状态有影响;校时结束后,秒计数器要清零。
二、 课程设计目的
1.通过完成课程设计,掌握实际问题的逻辑分析,学会对实际问题进行逻辑状态分配、化简。
2.掌握简单数字系统问题的控制电路设计要求及信号之间的配合。
3.掌握数字电路各单元电路与总体电路的设计、调试、模拟仿真方法。
4.掌握一个较复杂电路在实现时,出现问题时的分析思路与解决办法;学会模块化、层次化进行
电路设计的方法。
三、 系统工作原理综述及原理框图
系统框图如下图所示:
系统工作原理综述:
由系统框图可知,此数字时钟由七部分组成:标准时钟源、分频器、秒计数器、分计数器、时
计数器、分校时控制器、时校时控制器、译码显示器。其中标准时钟源已经提供为 1KHZ;分频
器将其分为两种计时信号,一种为计数信号,为 1HZ;一种为校时信号,为 5HZ(可自行设定)。
系统正常工作时,所有计数器处于计数状态,结果经译码后由数码管显示出来;当清零键按下时
所有计数器均被清零,时钟显示 00:00:00;当按下分校时键时,校时信号加到分计数器时钟
端,使得分计数器快速计数,达到分较时的效果,同时秒计数器清零,且时计数器显示的数字不
变;当按下时校时键时,校时信号加到时计数器时钟端,使得时计数器快速计数,达到时较时的
效果,同时秒计数器清零,且分计数器显示的数字不变。
评论0
最新资源