PCI编译器及PCI兆核函数.ppt

【PCI编译器及PCI兆核函数】 PCI（Peripheral Component Interconnect）编译器和PCI兆核函数是针对PCI总线技术的关键工具，主要用于在FPGA（Field-Programmable Gate Array）中实现PCI接口。PCI编译器是Altera公司提供的一种用于创建和配置PCI接口IP核的软件工具，它支持多种Altera器件系列，如Stratix、Stratix GX、Cyclone等。此版本（3.2.0）还提供了对Stratix II、Cyclone II和MAX II系列的有限支持。 PCI编译器的主要功能包括： 1. 完全符合PCI局部总线规范3.0版，确保与PCI SIG的标准兼容。 2. 支持Quartus 4.1ii软件，这是Altera的综合和布局布线工具。 3. 提供灵活的接口，允许用户根据需求定制PCI外设。 4. 使用IP工具台向导，简化用户变量的生成过程。 5. 提供IP功能仿真模型，可在VHDL和Verilog HDL仿真器上进行RTL级别的验证。 6. OpenCore Plus硬件评估特性，允许在购买授权前在实际硬件上测试PCI功能。 PCI兆核函数，如pci_mt64、pci_mt32、pci_t64和pci_t32，具备以下特点： 1. 针对不同Altera器件系列进行优化，以实现最佳性能。 2. 经过广泛软件仿真和硬件测试，确保与标准PCI总线功能一致。 3. 支持配置读/写、内存读/写、I/O读/写、内存多路读取（MRM）、内存读线（MRL）以及内存写入并失效（MWI）等PCI命令。 4. 提供PCI目标（target）特性，如性能列表指针、奇偶错误检查、可调整的基地址寄存器（BARs）、扩展ROM BAR支持等。 5. PCI主控（master）特性，如主机桥支持、取消等待定时器等，特别在pci_mt64和pci_mt32中。 6. 对于64位PCI（pci_mt64和pci_t64），支持64位寻址，自动响应32位或64位事务，采用双地址周期（DAC）启动64位寻址，以及动态处理64位事务。 配置寄存器包括参数化和非参数化两类，如设备ID、销售商ID、分类代码、修订ID、BARs、子系统ID、子系统销售商ID等，以及命令、状态、header type 0、等待定时器、缓存队列大小、中断引脚和中断队列寄存器等。这些寄存器允许用户根据需要配置和控制PCI接口。 总体而言，PCI编译器和PCI兆核函数为设计者提供了一套完整的解决方案，使得在FPGA中实现高性能、灵活的PCI接口变得更加便捷。设计者可以专注于自己的核心应用，而无需深入理解复杂的PCI协议细节，因为这些细节已经在兆核函数中得到了处理和实现。这种工具的使用大大提高了设计效率，缩短了产品开发周期，并确保了与PCI生态系统的兼容性。