没有合适的资源?快使用搜索试试~ 我知道了~
DIGIT_CLOCK
需积分: 9 10 下载量 201 浏览量
2009-08-29
21:36:21
上传
评论
收藏 5KB TXT 举报
温馨提示
试读
6页
verilog实现的数字钟,基本的计时,订闹钟,还可以响音乐
资源推荐
资源详情
资源评论
/* 信号定义:
clk: 标准时钟信号,本例中,其频率为4Hz;
clk_1k: 产生闹铃音、报时音的时钟信号,本例中其频率为1024Hz;
mode: 功能控制信号; 为0:计时功能;
为1:闹钟功能;
为2:手动校时功能;
turn: 接按键,在手动校时功能时,选择是调整小时,还是分钟;
若长时间按住该键,还可使秒信号清零,用于精确调时;
change: 接按键,手动调整时,每按一次,计数器加1;
如果长按,则连续快速加1,用于快速调时和定时;
hour,min,sec:此三信号分别输出并显示时、分、秒信号,
皆采用BCD 码计数,分别驱动6 个数码管显示时间;
alert: 输出到扬声器的信号,用于产生闹铃音和报时音;
闹铃音为持续20 秒的急促的“嘀嘀嘀”音,若按住“change”键,
则可屏蔽该音;整点报时音为“嘀嘀嘀嘀―嘟”四短一长音;
LD_alert: 接发光二极管,指示是否设置了闹钟功能;
LD_hour: 接发光二极管,指示当前调整的是小时信号;
LD_min: 接发光二极管,指示当前调整的是分钟信号。
*/
module clock(clk,clk_1k,mode,change,turn,alert,hour,min,sec,
LD_alert,LD_hour,LD_min);
input clk,clk_1k,mode,change,turn;
output alert,LD_alert,LD_hour,LD_min;
output[7:0] hour,min,sec;
reg[7:0] hour,min,sec,hour1,min1,sec1,ahour,amin;
reg[1:0] m,fm,num1,num2,num3,num4;
reg[1:0] loop1,loop2,loop3,loop4,sound;
reg LD_hour,LD_min;
reg clk_1Hz,clk_2Hz,minclk,hclk;
reg alert1,alert2,ear;
clk: 标准时钟信号,本例中,其频率为4Hz;
clk_1k: 产生闹铃音、报时音的时钟信号,本例中其频率为1024Hz;
mode: 功能控制信号; 为0:计时功能;
为1:闹钟功能;
为2:手动校时功能;
turn: 接按键,在手动校时功能时,选择是调整小时,还是分钟;
若长时间按住该键,还可使秒信号清零,用于精确调时;
change: 接按键,手动调整时,每按一次,计数器加1;
如果长按,则连续快速加1,用于快速调时和定时;
hour,min,sec:此三信号分别输出并显示时、分、秒信号,
皆采用BCD 码计数,分别驱动6 个数码管显示时间;
alert: 输出到扬声器的信号,用于产生闹铃音和报时音;
闹铃音为持续20 秒的急促的“嘀嘀嘀”音,若按住“change”键,
则可屏蔽该音;整点报时音为“嘀嘀嘀嘀―嘟”四短一长音;
LD_alert: 接发光二极管,指示是否设置了闹钟功能;
LD_hour: 接发光二极管,指示当前调整的是小时信号;
LD_min: 接发光二极管,指示当前调整的是分钟信号。
*/
module clock(clk,clk_1k,mode,change,turn,alert,hour,min,sec,
LD_alert,LD_hour,LD_min);
input clk,clk_1k,mode,change,turn;
output alert,LD_alert,LD_hour,LD_min;
output[7:0] hour,min,sec;
reg[7:0] hour,min,sec,hour1,min1,sec1,ahour,amin;
reg[1:0] m,fm,num1,num2,num3,num4;
reg[1:0] loop1,loop2,loop3,loop4,sound;
reg LD_hour,LD_min;
reg clk_1Hz,clk_2Hz,minclk,hclk;
reg alert1,alert2,ear;
reg count1,count2,counta,countb;
wire ct1,ct2,cta,ctb,m_clk,h_clk;
always @(posedge clk)
begin
clk_2Hz<=~clk_2Hz;
if(sound==3) begin sound<=0; ear<=1; end
//ear 信号用于产生或屏蔽声音
else begin sound<=sound+1; ear<=0; end
end
always @(posedge clk_2Hz) //由4Hz 的输入时钟产生1Hz 的时基信号
clk_1Hz<=~clk_1Hz;
always @(posedge mode) //mode 信号控制系统在三种功能间转换
begin if(m==2) m<=0; else m<=m+1; end
always @(posedge turn)
fm<=~fm;
always //该进程产生count1,count2,counta,countb 四个信号
begin
case(m)
2: begin if(fm)
begin count1<=change; {LD_min,LD_hour}<=2; end
else
begin counta<=change; {LD_min,LD_hour}<=1; end
{count2,countb}<=0;
end
1: begin if(fm)
begin count2<=change; {LD_min,LD_hour}<=2; end
else
begin countb<=change; {LD_min,LD_hour}<=1; end
{count1,counta}<=2''b00;
end
wire ct1,ct2,cta,ctb,m_clk,h_clk;
always @(posedge clk)
begin
clk_2Hz<=~clk_2Hz;
if(sound==3) begin sound<=0; ear<=1; end
//ear 信号用于产生或屏蔽声音
else begin sound<=sound+1; ear<=0; end
end
always @(posedge clk_2Hz) //由4Hz 的输入时钟产生1Hz 的时基信号
clk_1Hz<=~clk_1Hz;
always @(posedge mode) //mode 信号控制系统在三种功能间转换
begin if(m==2) m<=0; else m<=m+1; end
always @(posedge turn)
fm<=~fm;
always //该进程产生count1,count2,counta,countb 四个信号
begin
case(m)
2: begin if(fm)
begin count1<=change; {LD_min,LD_hour}<=2; end
else
begin counta<=change; {LD_min,LD_hour}<=1; end
{count2,countb}<=0;
end
1: begin if(fm)
begin count2<=change; {LD_min,LD_hour}<=2; end
else
begin countb<=change; {LD_min,LD_hour}<=1; end
{count1,counta}<=2''b00;
end
剩余5页未读,继续阅读
资源评论
yuanxinhugh
- 粉丝: 0
- 资源: 2
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功