UART 串口通信设计实例
2。5 UART 串口通信设计实例（1）
接下来用刚才采用的方法设计一个典型实例.在一般的嵌入式开发和 FPGA 设计中,串口 UART 是使用非常
频繁的一种调试手段.下面我们将使用 Verilog RTL 编程设计一个串口收发模块。这个实例虽然简单，但是
在后续的调试开发中，串口使用的次数比较多,这里阐明它的设计方案，不仅仅是为了讲解 RTL 编程，而且
为了后续使用兼容 ARM9 内核实现嵌入式开发。
串口在一般的台式机上都会有。随着笔记本电脑的使用，一般会采用 USB 转串口的方案虚拟一个串口供
笔记本使用。图 2-7 为 UART 串口的结构图。串口具有 9 个引脚，但是真正连接入 FPGA 开发板的一般只有两
个引脚.这两个引脚是:发送引脚 TxD 和接收引脚 RxD。由于是串行发送数据,因此如果开发板发送数据的话，
则要通过 TxD 线 1 bit 接着 1 bit 发送。在接收时，同样通过 RxD 引脚 1 bit 接着 1 bit 接收。
再看看串口发送/接收的数据格式（见图 2—8).在 TxD 或 RxD 这样的单线上,是从一个周期的低电平开始,以
一个周期的高电平结束的。它中间包含 8 个周期的数据位和一个周期针对 8 位数据的奇偶校验位。每次传送
一字节数据，它包含的 8 位是由低位开始传送,最后一位传送的是第 7 位。
（点击查看大图）图 2-8 串口发送串行数据的格式示意图
评论0
最新资源